[发明专利]用于FPGA配置存储器的SEC校验方法和装置

权利要求书

1.一种用于FPGA配置存储器的SEC校验方法，其特征在于，所述方法包括：

获取并保存参考ECC校验码；

根据所述参考ECC校验码对所述FPGA配置存储器中的数据逐帧进行ECC校验并修改错误数据；

对所述FPGA配置存储器中的数据进行CRC校验并在出现错误时对配置存储器中的所有帧进行数据重置，

获取并保存参考ECC校验码，包括：

在启动SEC校验后第一次从FPGA配置存储器中读取数据时，从所述FPGA配置存储器的0地址开始依次读取所有地址中的每一帧数据；

根据所述参考ECC校验码对所述FPGA配置存储器中的数据逐帧进行ECC校验并修改错误数据，包括：

计算所述FPGA配置存储器中当前帧数据的实际ECC校验码；

判断所述实际ECC校验码与当前帧数据对应的所述参考ECC校验码是否一致，若是，继续获取下一帧数据的ECC校验码并对所述下一帧数据进行ECC校验，若否，对当前帧错误数据进行修改或对所述FPGA配置存储器中的所有数据进行重新配置。

2.根据权利要求1所述的用于FPGA配置存储器的SEC校验方法，其特征在于，对当前帧错误数据进行修改或对所述FPGA配置存储器中的所有数据进行重新配置，包括：

根据用户设置的参数，判断是否对当前帧错误数据进行校正，若预先设定为不进行校正，则向状态寄存器中发送错误指示信号，并重新从所述FPGA配置存储器的0地址开始进行ECC校验；若预先设定为进行校正，判断当前帧错误数据是否为可校正错误，若为可校正错误，修改所述当前帧错误数据，并将修改后的数据重新写入所述FPGA配置存储器的对应位置；若为不可校正错误，发送校验错误报告并根据用户设置对所述FPGA配置存储器中的所有数据进行重新配置。

3.根据权利要求2所述的用于FPGA配置存储器的SEC校验方法，其特征在于，若为可校正错误，修改所述当前帧错误数据，并将修改后的数据重新写入所述FPGA配置存储器的对应位置，包括：

确定所述当前帧错误数据在所述FPGA配置存储器中的地址以及当前帧的错误比特位；

根据所述当前帧错误数据的地址，通过控制地址移位寄存器和数据移位寄存器从所述FPGA配置存储器的相应地址中读取所述当前帧错误数据，并根据所述错误比特位将所述当前帧错误数据的对应比特位取反；

通过控制地址移位寄存器和数据移位寄存器将校正后的数据重新写入所述FPGA配置存储器的对应地址中。

4.根据权利要求3所述的用于FPGA配置存储器的SEC校验方法，其特征在于，若为不可校正错误，发送校验错误报告并根据用户设置对所述FPGA配置存储器中的所有数据进行重新配置，包括：

判断当前用户设置是否可重启配置，若否，则向状态寄存器中发送错误指示信号，并重新从所述FPGA配置存储器的0地址开始进行ECC校验；若是，则对所述FPGA配置存储器中的所有数据进行数据重置，并从数据重置后的FPGA配置存储器的0地址开始重新进行ECC校验。

5.根据权利要求1所述的用于FPGA配置存储器的SEC校验方法，其特征在于，对所述FPGA配置存储器中的数据进行CRC校验并在出现错误数据时根据用户设置进行数据重置，包括：

在所述FPGA配置存储器中的最后一帧数据完成ECC校验后，对所述FPGA配置存储器中的数据进行CRC校验，若CRC校验成功，则重新从所述FPGA配置存储器的0地址开始进行ECC校验；若CRC校验失败，根据用户设置来判断是否可重启配置，若是，对所述FPGA配置存储器中的所有数据进行数据重置，并从数据重置后的FPGA配置存储器的0地址开始重新进行ECC校验，若否，则向状态寄存器中发送错误指示信号，并重新从所述FPGA配置存储器的0地址开始进行ECC校验。