[发明专利]用于FPGA配置存储器的SEC校验方法和装置

说明书

本发明公开了一种用于FPGA配置存储器的SEC校验方法，包括：获取并保存参考ECC校验码；根据所述参考ECC校验码对所述FPGA配置存储器中的数据逐帧进行ECC校验并修改错误数据；对所述FPGA配置存储器中的数据进行CRC校验并在出现错误时对配置存储器中的所有帧进行数据重置。还公开了一种用于FPGA配置存储器的SEC校验装置，包括校验码存储模块、SEC校验模块、校正模块、配置模块和片外存储器，用于执行所述SEC校验方法。本发明的方法和装置使用ECC校验和CRC校验在FPGA芯片正常工作时对FPGA配置存储器中的数据进行检测和错误校正，两种校验方式共同作用，提高了FPGA芯片工作的正确性和稳定性。

技术领域

本发明属于FPGA配置存储器技术领域，具体涉及一种用于FPGA配置存储器的SEC校验方法和装置。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)配置存储器分布贯穿于整个FPGA芯片，是芯片内部数量最多的存储单元，其中的数据控制着布线资源、查找表等可配置逻辑资源，决定了用户电路的行为。在对FPGA芯片进行配置的过程中，会按照配置存储器各存储单元的分布位置将其划分为多个地址，每个地址存放固定长度的数据。在FPGA配置完成进入正常工作状态后，受各种因素影响，芯片内部配置存储器中的数据可能会出现错误，导致芯片无法正常工作。为了保证FPGA芯片工作的正确性和稳定性，在FPGA芯片正常工作的过程中，需要监视、检测并校正配置存储器中出现的错误。

现有技术中公开了一种软错误检测方法，用来对FPGA配置存储器中的错误进行检验校正，其实现方法是读取FPGA配置存储器中的所有数据后进行CRC校验(CyclicRedundancy Check，循环冗余校验)，若发现错误则重启配置，将片外存储器保存的所有配置数据再次写入FPGA配置存储器中，但重启配置只能在MSPI(Master Serial PeripheralInterface，主串行外围接口)配置模式下才能进行，其他配置模式下无法校正配置数据中的错误，其错误的检测率和修改率会受校验方法自身弊端的限制。

现有的另一种软错误缓冲方法用于对FPGA配置存储器中的错误进行检验校正，其实现方法是对FPGA配置存储器中的数据进行ECC(Error Correcting Code，纠错码)校验和CRC校验，其在数据校正过程中，将校正后的一帧配置数据重新写入FPGA配置存储器中是通过多个模块来控制启动配置模块，执行写配置数据的命令来实现的，且要产生配置模块能够识别的比特流数据，操作复杂。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种用于FPGA配置存储器的SEC校验方法和装置。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个方面提供了一种用于FPGA配置存储器的SEC校验方法，包括：

获取并保存参考ECC校验码；

根据所述参考ECC校验码对所述FPGA配置存储器中的数据逐帧进行ECC校验并修改错误数据；

对所述FPGA配置存储器中的数据进行CRC校验并在出现错误时对配置存储器中的所有帧进行数据重置。

在本发明的一个实施例中，获取并保存参考ECC校验码，包括：

在启动SEC校验后第一次从FPGA配置存储器中读取数据时，从所述FPGA配置存储器的0地址开始依次读取所有地址中的每一帧数据；

按照ECC校验码计算方法计算所述每一帧数据的参考ECC校验码并保存至校验码存储器的对应位置。

在本发明的一个实施例中，根据所述参考ECC校验码对所述FPGA配置存储器中的数据逐帧进行ECC校验并修改错误数据，包括：

计算所述FPGA配置存储器中当前帧数据的实际ECC校验码；