[发明专利]半导体存储装置

说明书

一形态中的半导体存储装置具有多条字线、多条位线、及多个第1半导体晶体管。多条字线沿着第1方向。多条位线沿着不同于所述第1方向的第2方向，且具有第1、第2、及第3面。第1面朝着与所述第1、第2方向都不同的第3方向。第2面朝着与所述第2、第3方向都不同的第4方向。第3面配置在所述第2面的相反侧。多个第1半导体晶体管具有连接于所述多条字线中的任一条字线的栅极、及连接于所述多条位线中的任一条位线的所述第1面、及所述第2或第3面的沟道。

相关申请案的引用

本申请案是以2019年09月13日提交申请的先行日本专利申请第2019-167781号的优先权的利益为基础且谋求其利益，并将其全部内容以引用的方式纳入本文中。

技术领域

本发明的实施方式涉及一种半导体存储装置。

背景技术

当前使用具有位线、字线、及连接于位线和字线的存储单元(晶体管及电容器)的半导体存储装置。可通过选择位线和字线施加电压而对存储单元写入、读出数据。

半导体存储装置逐步高密度化，位线的线宽变细。因此，位线与晶体管间的电阻增大，可能会阻碍半导体存储装置的高速化。

发明内容

本发明的目的在于提供一种实现了位线与晶体管间连接的低电阻化的半导体存储装置。

一形态中的半导体存储装置具有多条字线、多条位线及多个第1半导体晶体管。多条字线沿着第1方向。多条位线沿着不同于所述第1方向的第2方向，且具有第1、第2、及第3面。第1面朝着与所述第1、第2方向都不同的第3方向。第2面朝着与所述第2、第3方向都不同的第4方向。第3面配置在所述第2面的相反侧。多个第1半导体晶体管具有连接于所述多条字线中的任一条字线的栅极、以及连接于所述多条位线中的任一条位线的所述第1面及所述第2或第3面的沟道。

附图说明

图1是示意性表示实施方式中的半导体存储装置的立体图。

图2是示意性表示存储单元的立体图。

图3是示意性表示存储单元的横截面图。

图4是示意性表示实施方式中的存储单元的配置的顶视图。

图5是示意性表示比较方式中的存储单元的配置的顶视图。

图6是示意性表示变化例1中的存储单元的配置的顶视图。

图7是示意性表示变化例2中的存储单元的配置的顶视图。

图8是示意性表示变化例3中的存储单元的配置的顶视图。

图9是表示半导体存储装置的制造制程的一例的流程图。

图10是示意性表示制造制程中的半导体存储装置的截面图。

图11是示意性表示制造制程中的半导体存储装置的截面图。

图12是示意性表示制造制程中的半导体存储装置的截面图。

图13是示意性表示制造制程中的半导体存储装置的截面图。

图14是示意性表示制造制程中的半导体存储装置的截面图。

具体实施方式

以下，参照附图说明本发明的实施方式。图1是示意性表示实施方式中的半导体存储装置的立体图。该半导体存储装置具有位线BL、字线WL(WLu、WLd)、及存储单元MC(MCu、MCd)。