[发明专利]半导体存储装置

说明书

本发明的实施方式提供一种能够提升所存储数据的可靠性的半导体存储装置。实施方式的半导体存储装置包括存储器芯片，该存储器芯片包含第1区域、第2区域、多条第1字线、第1柱、第1接合金属及第1晶体管。第1区域包含多个存储胞。第2区域(HR)与第1区域不同。多条第1字线(43)在第1区域及第2区域中，在第1方向上相互分离地积层。第1柱在第1区域包含贯通多条第1字线设置的第1半导体层及设置在第1半导体层与多条第1字线之间的第1绝缘体层。第1接合金属(62)设置在第2区域。第1晶体管(TR)在第2区域设置在多条第1字线与第1接合金属之间的第1层(M1)，电连接在1条第1字线与所述第1接合金属之间。

[相关申请案]

本申请案享受以日本专利申请案2019-111045号(申请日：2019年6月14日)为基础申请案的优先权。本申请案通过参照该基础申请案包含基础申请案的所有内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

已知有能够非易失地存储数据的NAND(Not AND，反及)型闪速存储器。

发明内容

实施方式提供一种能够提升所存储数据的可靠性的半导体存储装置。

实施方式的半导体存储装置包括包含第1区域、第2区域、多条第1字线、第1柱、第1接合金属及第1晶体管的存储器芯片。第1区域包含多个存储胞。第2区域与第1区域不同。多条第1字线在第1区域及第2区域，于第1方向上相互分离地积层。第1柱在第1区域包含贯通多条第1字线设置的第1半导体层及设置在第1半导体层与多条第1字线之间的第1绝缘体层。多条第1字线与第1半导体层的交叉部分分别作为存储胞发挥功能。第1接合金属设置在第2区域。第1晶体管在第2区域，设置在多条第1字线与第1接合金属之间的第1层，电连接在1条第1字线与所述第1接合金属之间。

附图说明

图1是表示第1实施方式的半导体存储装置的构成例的框图。

图2是表示第1实施方式的半导体存储装置所具备的存储胞阵列的电路构成的一例的电路图。

图3是表示第1实施方式的半导体存储装置所具备的感测放大器模块的电路构成的一例的电路图。

图4是表示第1实施方式的半导体存储装置中的感测放大器单元的电路构成的一例的电路图。

图5是表示第1实施方式的半导体存储装置中的行解码器模块的电路构成的一例的电路图。

图6是表示第1实施方式的半导体存储装置的构造的一例的立体图。

图7是表示第1实施方式的半导体存储装置中的存储器芯片的平面布局的一例的俯视图。

图8是表示第1实施方式的半导体存储装置的存储器区域中的平面布局的一例的俯视图。

图9是表示第1实施方式的半导体存储装置的存储器区域中的剖面构造的一例的沿着图8的IX-IX线的剖视图。

图10是表示第1实施方式的半导体存储装置中的存储器柱的剖面构造的一例的沿着图9的X-X线的剖视图。

图11A是表示第1实施方式的半导体存储装置的一个区块的引出区域中的剖面构造的一例的剖视图。

图11B是表示第1实施方式的半导体存储装置的另一个区块的引出区域中的剖面构造的另一例的剖视图。

图12是表示第1实施方式的半导体存储装置中的纵型晶体管的剖面构造的一例的沿着图11A的XII-XII线的剖视图。

图13是表示第1实施方式的半导体存储装置的引出区域中的构造的一例的立体图。