[发明专利]一种抗高压高速度电平转换器

说明书

本发明所述的一种抗高压高速度电平转换器，通过使用第一锁存PMOS管，第二锁存PMOS管，第三锁存NMOS管，第四锁存NMOS管共同锁存第一中间节点和第二中间节点的电位，即此时第一中间节点和第二中间节点的摆幅为第二参考电压～第三参考电压，可以省去传统电平转换电路的第二级电平转换电路Ⅱ，而直接驱动第Ⅲ级的逻辑器件，缩短了逻辑电平信号传输路径，提高了传输速度，优化了面积成本，且该结构不需要恒定电流源第一电流源和第二电流源提供偏置电流，故而不存在静态功耗和传统方法中的上升沿和下降沿的失配问题。

技术领域

本发明涉及抗高压电平转换器技术，特别是一种抗高压高速度电平转换器。

背景技术

传统抗高压电平转换器电路如图1所示，其作用是把V0～V1之间的输入逻辑电平信号 IN，经过电平转换和逻辑处理后转换为V2～V3之间的输出逻辑电平信号OUT。该电路包括第一级电平转换电路Ⅰ、第二级电平转换电路Ⅱ和第三级电平转换电路Ⅲ。所述第一级电平转换电路Ⅰ包括第一反相器INV1、第二反相器INV2，所述第一反相器INV1的输入端与输入逻辑电平信号IN相接，所述第一反相器INV1的输出端与所述第二反相器INV2的输入端连接第一输入NMOS管M1a的栅极，所述第二反相器INV2的输出端连接第二输入 NMOS管M1b，所述第一反相器INV1的接地端、第二反相器INV2的接地端、第一输入 NMOS管M1a的源极和第二输入NMOS管M1b的源极相连并与接地电压端V0相接，所述第一反相器INV1的稳压电源端和第二反相器INV2的稳压电源端相连并与第一参考电压端V1相接。所述第一输入NMOS管M1a的漏极连接第一抗高压PMOS管M2a的漏极，所述第二输入NMOS管M1b的漏极连接第二抗高压PMOS管M2b的漏极，所述第一抗高压PMOS管M2a与所述第二抗高压PMOS管M2b的栅极互连并与第二参考电压端V2相接，所述第一抗高压PMOS管M2a的源极连接第一节点A，所述第二抗高压PMOS管M2b 的源极连接第二节点B。所述第一节点A连接第一锁存PMOS管M3a的漏极，所述第二节点B连接第二锁存PMOS管M3b的漏极，同时所述第一锁存PMOS管M3a的栅极连接第二节点B，所述第二锁存PMOS管M3b的栅极连接第一节点A，所述第一锁存PMOS管 M3a与所述第二锁存PMOS管M3b的源极互连并与工作电压端V3相接，形成第一Latch (锁存)对管。所述第一级电平转换电路Ⅰ还包括分别为第一抗高压PMOS管M2a与所述第二抗高压PMOS管M2b提供偏置电流的第一电流源Ib1和第二电流源Ib2，所述第一电流源Ib1一端连接于V3、另一端连接于所述第一节点A，所述第二电流源Ib2一端连接于 V3、另一端连接于所述第二节点B。

此时，由于抗高压器件第一抗高压PMOS管M2a与所述第二抗高压PMOS管M2b的存在，第一节点A与第二节点B之间的摆幅受限。具体地第一节点A与第二节点B之间的摆幅并不为V2～V3，而是V3～(V2-vgs)，其中vgs为第一抗高压PMOS管M2a与所述第二抗高压PMOS管M2b的栅源电压，所以需要增加第二级电平转换电路Ⅱ，所述第二级电平转换电路Ⅱ包括第三输入PMOS管M4a和第四输入PMOS管M4b，所述第三输入PMOS 管M4a的栅极与所述第二节点B连接，所述第四输入PMOS管M4b栅极与所述第一节点 A连接，所述第三输入PMOS管M4a的漏极连接第三节点C，所述第四输入PMOS管M4b 的漏极连接第四节点D，所述第三输入PMOS管M4a和所述第四输入PMOS管M4b的源极相连于V3。所述第二级电平转换电路Ⅱ还包括第五锁存NMOS管M5a和第六锁存NMOS 管M5b，所述第三节点C连接所述第六锁存NMOS管M5b的漏极，所述第四节点D连接所述第五锁存NMOS管M5a的漏极，同时所述第五锁存NMOS管M5a的栅极连接第四节点D，所述第六锁存NMOS管M5b的栅极连接第三节点C，所述第五锁存NMOS管M5a 与所述第六锁存NMOS管M5b的源极互连并与V2相接，形成第二Latch(锁存)对管。

所述第二级电平转换电路Ⅱ把第一节点A与第二节点B之间的信号转化为摆幅为V2～V3之间的逻辑电平信号，再去驱动第三级电平转换电路Ⅲ的第三反相器INV3。所述第三反相器INV3的输入端与所述第四节点D相接，输出端为输出逻辑电平信号OUT，接地端连接V2，稳压电源端连接V3。