[发明专利]基于MAX7000系列CPLD逻辑还原方法

说明书

本发明公开了基于MAX7000系列CPLD逻辑还原方法，涉及可编程逻辑器件的逻辑还原技术领域，该方法包括对CPLD样本芯片进行处理得到各个层级照片；在层级照片中对器件进行识别和连线得到各个层级电路，对层级电路进行整理得到四个功能电路；确定功能电路与样本配置文件中数据段区间之间的对应关系；建立CPLD功能结构建模得到还原模型；将待还原配置文件输入还原模型得到待还原CPLD的功能电路；对功能电路进行化简得到待还原CPLD的HDL网表；通过本申请的还原方法从CPLD的底层电路逐步分析，通过还原模型和化简提高了待还原配置文件还原的准确性和效率，可完成MAX7000系列CPLD对应的所有待还原配置文件的逻辑还原。

技术领域

本发明涉及可编程逻辑器件的逻辑还原技术领域，尤其是基于MAX7000系列CPLD逻辑还原方法。

背景技术

CPLD是以逻辑阵列块(Logic Array Blocks，LABs)、宏单元(Macro ell，MAC)、可编程互连阵列(Programmable Interconnect Array，PIA)和I/O控制块(I/O ControlBlocks，IOB)为基本单元的特定用途集成电路(Application Specific IntegratedCircuit，ASIC)芯片，且CPLD基于EEPROM工艺。FPGA和CPLD都属于可编程逻辑器件，目前国外有一些针对FPGA的逆向技术研究，针对Xilinx FPGA国外有些研究方法和工具，比如Debit工具。图1所示为Debit工具通过试验分析获得FPGA内部器件配置关系的流程，该流程基于FPGA芯片内部结构和集成软件环境(Integrated Software Environment，ISE)的开发流程，结合Xdlrc、Xdl、NCD等文件，通过ISE命令接口使用不同的测试方法来获得不同类型可编程点(Programmable Point，PP)的位流映射关系数据，即FPGA编程点位流库。Debit工具通过将需还原的目标文件与位流库进行对比，对FPGA进行布点布线、配置逻辑，最终生成NCD文件，NCD文件即用户编程逻辑所对应的电路。使用FPGA Editor工具便可以形象直观的获得目标文件所对应电路在FPGA芯片中的各类详细信息(逻辑信息、连接信息、布局信息等)。

Debit工具采用Ncd2BitMapping方法(即生成多种样本后的Bitstream文件来确定布线资源对应的坐标)获得Bitstream文件与FPGA具体底层电路配置的映射关系，并提供一套类FPGA Editor的电路结构图形化显示工具，Debit工具获得位流库的方法如图1所示。但Debit工具存在一些问题，使得其适用范围、分析性能及分析结果准确度受限，问题主要包括：

1)Ncd2BitMapping方法需要测试分析坐标的样本数据非常庞大，随芯片规模的增加，样本的获取和试验分析的时间成指数级上升，这将限制其应用在大型芯片(比如Virtex-5/6系列芯片)的分析。

2)经过大量实验，我们发现Bitstream文件中存在很多冗余的控制数据。如果冗余数据没有得到有效剔除，那么所得到的Bitstream映射数据结果是不完全正确，甚至是错误的。经过对Debit工具的实验测试，发现其Bitstream文件解析所得结果的准确度不尽如人意。

3)Debit提供图形化显示电路的还原结果的集合，并不完整正确，它并没有很好的方法来解决还原信息的拼接、整合过程。因此，用Debit工具得到的Bitstream文件分析结果展示图和原始用FPGA Editor打开的原电路图，它们相似但并不相同，缺少大部分的细节信息。

因此并不能直接将Xilinx FPGA所使用的Debit工具移植到CPLD中进行CPLD的逻辑还原，而目前也没有其他方法和工具可以实现CPLD的逻辑还原。

发明内容

本发明人针对上述问题及技术需求，提出了基于MAX7000系列CPLD逻辑还原方法，本发明的技术方案如下：

基于MAX7000系列CPLD逻辑还原方法，包括如下步骤：