[发明专利]一种芯片封装方法及芯片

说明书

本申请公开了提供一种芯片封装方法及芯片，在基板上贴敷粘性带，将待封装芯片以正面朝下倒扣放置在粘性带上；对封装芯片四周进行塑封，将芯片背面磨平，使芯片背面与塑封顶面平齐；去除基板和粘性带，形成芯片正面和背面均裸露、四周设有第一塑封的封装体；通过芯片正背面直接裸露的封装方式，降低了腔体式封装结构的体积，提高信号传输效率和速度，并可集成于传统IC封装、FOWLP、FIWLP、SIP等封装类型之中，芯片上下裸露的方式加大了芯片的散热面积，提高了组件及组件间的散热性能。

技术领域

本申请涉及一种芯片封装方法及芯片。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术，并不必然构成现有技术。

在芯片封装时，对具有特殊封装要求的芯片需要进行定制化设计，特别是传感器类的封装，芯片封装一般都不采用传统IC的封装形式，而采用传感器芯片功能部分或整体芯片裸露的腔体式封装，这种封装的优点在于可以直接将传感器芯片裸露在特殊模具制定的型腔中，将电路连接作用的芯片使用塑封料半包裹或者直接裸露在空气中，能够最佳的发挥传感器芯片的性能。

发明人发现，上述的腔体式封装体需要以载板为支撑，通过几种不同的材质(芯片贴片胶水、芯片、焊丝)将芯片和线路进行联通，然后使用特殊的模具填充塑封料将芯片部分包裹或者整体裸露在空气中，这些材料的堆叠组装使整个塑封体与芯片的体积比远远大于1:1，不利于器件间信号的高效率传输，而且占用了较大的空间，整体的体积和厚度无法做到最优化，封装体散热能力有较大的局限性，间接的影响了产品的性能和未来封装小、快、灵的大趋势。

发明内容

本申请的目的是针对现有技术存在的缺陷，提供一种芯片封装方法及芯片，通过芯片正背面直接裸露的封装方式，降低了腔体式封装结构的体积，提高信号传输效率和速度，并可集成于传统IC封装、FOWLP、FIWLP、SIP等封装类型之中，芯片上下裸露的方式加大了芯片的散热面积，提高了组件及组件间的散热性能。

本申请的第一目的是提供一种芯片封装方法，采用以下技术方案：

在基板上贴敷粘性带，将待封装芯片以正面朝下倒扣放置在粘性带上；

对封装芯片四周进行塑封，将芯片背面磨平，使芯片背面与塑封顶面平齐；

去除基板和粘性带，形成芯片正面和背面均裸露、四周设有第一塑封的封装体。

进一步地，当封装体应用于IC封装时，在第一塑封的上方、芯片正面一侧进行再布线(RDL，redistribution layer)，实现新的电路layer，在芯片与layer布线区之间打线，对封装体上方进行二次塑封，形成第二塑封结构。

进一步地，所述第二塑封对芯片正面裸露部分进行部分遮挡形成窗口结构，或第二塑封对芯片正面裸露部分无遮挡形成敞开式结构。

进一步地，当封装体应用于FOWLP、FIWLP封装之中时，在封装体对应芯片正面一侧依次进行二次塑封和三次塑封，形成第二塑封结构和第三塑封结构，所述第三塑封远离第二塑封的一侧设有载板，所述第二塑封与第三塑封进行RDL布线，芯片正面依次通过金属导体、RDL导线、金属导体后与载板外部的金属球导通。

进一步地，在进行二次塑封时，塞入第一金属导体，使其与芯片正面导通；在进行三次塑封前，在第二塑封的顶部进行RDL布线；在进行三次塑封时，塞入第二金属导体，使第二金属导体依次通过RDL导线、第一金属导体后与芯片正面导通。

进一步地，当封装体应用于SIP系统级封装时，在SIP系统级封装中与其他元器件通过线路互联。

进一步地，所述芯片的正面和背面裸露部分均通过线路与外部其他元器件互联。