[发明专利]一种基于FPGA的超大规模数据hash运算加速卡

说明书

本发明提供一种基于FPGA的超大规模数据hash运算加速卡，属于电路设计技术领域，由PCIE接口，DMA模块，选择器模块，接收缓存模块，CRC_Hash计算模块，发送缓存模块组成。该板卡设计精巧，技术先进，使用方便简单。

技术领域

本发明涉及电路设计技术，尤其涉及一种基于FPGA的超大规模数据hash运算加速卡。

背景技术

着社会经济以及科学技术的飞速发展，信息技术、互联网技术的发展也极为迅速，也推动了数据逐渐走向大数据时代。而在大数据时代的发展中信息数据也面临着更大的挑战，也为信息处理带来了巨大的冲击，如何有效应对大数据时代的发展，提升计算机信息处理技术水平，是大数据时代发展中诸多技术人员所关注的焦点。

大数据时代的发展极为迅速，也为计算机信息处理提供一定的要求，但在实际的计算机处理中，由于技术上存在诸多缺陷，使得计算机信息处理技术无法满足大数据时代的发展需求。

近年来随着信息化越来越普及，大数据的处理显得尤为重要。以数据库为代表的大数据表格的处理问题越来越突出，其中大数据的Hash计算，若单独使用CPU计算，1亿条表项的Hash计算需要数十秒，极大的损耗CPU的计算能力。

发明内容

为了解决以上技术问题，本发明提出了一种基于FPGA的超大规模数据hash运算加速卡，实现了超大规模数据的hash运算加速。

本发明的技术方案是：

一种基于FPGA的超大规模数据hash运算加速卡，

包括PCIE接口、DMA模块、选择器模块、接收缓存模块、CRC_Hash计算模块、发送缓存模块；PCIE接口连接在DMA模块上，

接收缓存模块分别与CRC_Hash计算模块、选择器模块相连接；发送缓存模块分别与CRC_Hash计算模块、选择器模块相连接。

进一步的，

选择器模块分为接收通路选择器和发送通路选择器。

再进一步的，

接收缓存模块分别与接收通路选择器模块的输出端、CRC_Hash计算模块的输入端相连接；

发送缓存模块分别与CRC_Hash计算模块的输出端、发送通路选择器模块的输入端相连接。

再进一步的，

采用PCIE接口作为数据对外接口，并配备DMA模块自行获取数据。

再进一步的，

通过PCIE加DMA获取数据，在FPGA内部通过选择器模块加接收缓存模块，形成兵乓操作。

再进一步的，

接收缓存模块与发送缓存模块采用片上RAM组成，配备选择器，进行乒乓操作。

再进一步的，

通过CRC_Hash模块计算Hash值；计算完成后，存入发送缓存模块，再次以兵乓操作返回计算值。

再进一步的，工作过程如下：

1)将超大数据切片，配置PCIE DMA，启动PCIE DMA获取数据；

2)将数据通过选择器，缓存至接收缓存1；

3)启动CRC_Hash计算模块1；

4)在启动计算的同时，再次搬运数据至接收缓存2，从而缓存1与2形成乒乓操作；

5)计算模块1将数据写入发送缓存1，计算模块2将数据写入发送缓存2；