[发明专利]基于带隙基准电压的检测电路及带隙基准电压电路

权利要求书

1.一种带隙基准电压电路，其特征在于，所述带隙基准电压电路包括：

带隙基准电压产生电路，用于产生带隙基准电压V_BG；

启动电路，用于实现带隙基准电压产生电路的启动；

检测电路，用于输出逻辑电平信号；

所述启动电路包括第五MOS管、第六MOS管及第六电阻，其中：

第五MOS管为NMOS管，漏极与第一MOS管的栅极相连，源极与基准电位相连；

第六MOS管为NMOS管，栅极接带隙基准电压V_BG，源极与基准电位相连，漏极接第六电阻后与电源电压V_DD相连，第六MOS管的漏极与第五MOS管的栅极相连；

或，所述启动电路包括第七MOS管、第八MOS管、第七电阻及反相器，其中：

第七MOS管的栅极与第一MOS管的栅极相连，源极与电源电压V_DD相连，漏极接第七电阻后与基准电位相连；

第八MOS管的栅极接反相器后与第七MOS管的漏极和第七电阻相连，漏极与第一MOS管的栅极相连，源极与基准电位相连；

所述检测电路包括：

第二MOS管，与带隙基准电压产生电路中电源电压V_DD和带隙基准电压V_BG之间的第一MOS管构成第一电流镜，用于复制第一MOS管中的电流；

第一检测电阻，与所述第二MOS管串联设置；

第三MOS管及第四MOS管，所述第三MOS管与第二MOS管并联设置，且第三MOS管和第四MOS管构成第二电流镜；

第二检测电阻，与所述第四MOS管串联设置；

所述检测电路包括：

第一状态，带隙基准电压V_BG建立过程中，第二MOS管复制第一MOS管中的电流至第一检测电阻中，第一检测电阻上的电压随着第一MOS管中电流增大而升高，第三MOS管中电流为0，第二检测电阻上的电压为0；

第二状态，带隙基准电压V_BG建立完成后，第二MOS管复制第一MOS管中的电流至第一检测电阻中，第一MOS管中电流保持不变，第三MOS管中电流随着电源电压V_DD的升高而增大，第二检测电阻上的电压逐渐增大。

2.根据权利要求1所述的带隙基准电压电路，其特征在于，所述带隙基准电压产生电路包括：

双极型晶体管单元，包括同类型比例的第一双极型晶体管及第二双极型晶体管；

匹配电阻单元，包括与第一双极型晶体管相连的第一匹配电阻、与第二双极型晶体管相连的第二匹配电阻和第三匹配电阻；

运算放大器，输入端分别连接于第一匹配电阻和第一双极型晶体管之间、及第二匹配电阻和第三匹配电阻之间；

第一MOS管，第一MOS管为PMOS管，栅极与运算放大器的输出端相连，源极与电源电压V_DD相连，漏极与第一匹配电阻和第三匹配电阻相连，第一MOS管的漏极产生带隙基准电压V_BG。

3.根据权利要求2所述的带隙基准电压电路，其特征在于，所述检测电路还包括第四MOS管和第二检测电阻相连的施密特触发器，用于对信号进行整形并输出逻辑电平信号；

第一状态下，施密特触发器输出的逻辑电平信号为低电平；

第二状态下，当第二检测电阻上的电压未超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为低电平；当第二检测电阻上的电压超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为高电平。

4.根据权利要求1所述的带隙基准电压电路，其特征在于，所述检测电路中第二MOS管、第三MOS管及第四MOS管均为PMOS管。

5.根据权利要求4所述的带隙基准电压电路，其特征在于，所述第二MOS管与第一MOS管共栅连接，第三MOS管和第四MOS管共栅连接，第二MOS管、第三MOS管及第四MOS管的源极与电源电压V_DD相连，第二MOS管及第三MOS管的漏极与第一检测电阻相连，第四MOS管的漏极与第二检测电阻相连，第一检测电阻及第二检测电阻与基准电位相连。

6.根据权利要求3所述的带隙基准电压电路，其特征在于，所述施密特触发器的输入端与第四MOS管的漏极及第二检测电阻相连。