[发明专利]RISC-V架构微处理器内核信息模型建模及生成方法

权利要求书

1.一种RISC-V架构微处理器内核信息模型建模方法，其特征在于，包括以下步骤：

步骤1，对RISC-V架构微处理器内核、指令集进行抽象分析，提取它们各自的抽象特征，确定对应的抽象类以及抽象类的属性；

RISC-V架构微处理器内核包括寄存器组、指令指针寄存器、控制状态寄存器、指令，指令包括指令码、指令寄存器组、控制状态寄存器、立即数、功能函数、所述指令寄存器组包括目的寄存器、源寄存器；

抽象类以及抽象类的属性：RISC-V-Core、Register、PC、CSR、GeneralPurposeRegister、RegisterGroup、Instruction、InstructionSet、Segment、OPCode、DestinationRegister、SourceRegister、Immediate、Function，分别代表RISC-V微处理器中的内核、寄存器、指令指针寄存器、控制状态控制器、通用寄存器、寄存器组、指令、指令集、指令中的位段，以及指令中的操作码、目的寄存器、源寄存器、立即数和功能函数信息实体；

步骤2，将各个抽象类之间的派生、汇聚、继承、关联关系进行描述，建立CIM信息模型；

RISC-V-Core类与RegisterGroup类、PC类、CSR类、InstructionSet类存在聚合关系，表示RISC-V微处理器内核包含寄存器组、指令指针寄存器、控制状态寄存器和指令集；

PC类、CSR类和GeneralPurposeRegister类由Register类派生而来；RegisterGroup类与GeneralPurposeRegister类存在聚合关系，表示寄存器组包含一个或多个通用寄存器；

InstructionSet类与Instruction类存在聚合关系，表示指令集中包含一条或多条指令；

OPCode类、DestinationRegister类、SourceRegister类、Immediate类、Function类由基类Segment派生而来，表示操作码、目的寄存器、源寄存器、立即数和功能函数，均为指令中的若干连续位构成的位段，用Name、from、to、Value属性来表示，用以标识该位段的名称、在指令中的位置及值；

CIM信息模型表示为一棵按聚合关系组织的树，根节点为表示内核的寄存器、指令集的实例对象类，树中节点表示寄存器、指令集其中的一个组成单元，其所有子女节点表示构成该组成单元的所有组成部分；

CIM信息模型通过确定寄存器组数量和位宽、确定指令集中各指令的操作码、操作码、目的寄存器、源寄存器、立即数、功能函数的位域来进行实例化。

2.根据权利要求1所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：指令集分为基本部分指令集和可选扩展部分指令集，基本部分指令集指所有硬件实现都必须实现的部分，可选扩展部分指令集分为标准扩展指令集和非标准扩展指令集；乘除法、单双精度的浮点、原子操作在标准扩展指令集中。

3.根据权利要求2所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：RISC-V架构的整数通用寄存器组，包含32个I架构或者16个E架构通用整数寄存器，其中整数寄存器0被预留为常数0，其他的31个I架构或者15个E架构为普通的通用整数寄存器。

4.根据权利要求3所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：使用浮点模块，则需要另外一个独立的浮点寄存器组，包含32个通用浮点寄存器，浮点模块包括F模块或者D模块，如果仅使用F模块的浮点指令子集，则每个通用浮点寄存器的宽度为32比特；如果使用了D模块的浮点指令子集，则每个通用浮点寄存器的宽度为64比特。

5.根据权利要求4所述RISC-V架构微处理器内核信息模型建模方法，其特征在于：任何长度的指令，如果所有位全0或全1，都认为是非法指令，前者跳入填满0的储存区域，后者表示总线或储存器损坏。

6.一种采用权利要求1所述RISC-V架构微处理器内核信息模型建模方法的得到的信息模型的生成方法，其特征在于，包括以下步骤：

步骤一，从根节点出发，按深度优先搜索顺序遍历实例模型，获取当前工作节点；

步骤二，依次读取工作节点的属性，在底层软件中的汇编语言文件或C语言头文件中添加针对该属性的变量及常量定义语句；

步骤三，依次读取工作节点的方法，在底层软件中的汇编语言文件或C语言头文件中添加该方法对应的函数声明。