[发明专利]RISC-V架构微处理器内核信息模型建模及生成方法

说明书

本发明公开了一种RISC‑V架构微处理器内核信息模型建模及生成方法，对RISC‑V架构微处理器内核、指令集进行抽象分析，提取它们各自的抽象特征，确定对应的抽象类以及抽象类的属性，将各个抽象类之间的派生、汇聚、继承、关联关系进行描述，建立CIM信息模型，本发明得到的信息模型具有良好的可扩展性，从而可以有效采用现有的CIM模型技术和工具，对微处理器底层架构和指令信息进行处理，可以满足底层软件开发和维护技术逐步走向自动化、工具化的应用需求。

技术领域

本发明涉及一种描述微处理器内核架构的信息模型，具体来说，是针对RISC-V开源指令集架构内核所建立的一种面向软件开发应用的信息模型。

背景技术

从微处理器(MCU)内核架构的开放应用历史来看，早在1994年Sun公司就推动其SPARC v8架构成为了IEEE标准(IEEE Standard 1754-1994)，并授权多家生产商采用，包括德州仪器、Cypress半导体和富士通等，也因此出现了完全开放源码的LEON处理器，所以SPARC架构是最早开放的经典RISC处理器内核架构。但由于SPARC架构是面向服务器领域而设计的，其最大的特点是需要实现从72到640个之多的通用64位寄存器，并组成一系列的寄存器窗口(寄存器组)，这种架构可以切换不同的寄存器组快速地响应函数调用与返回从而产生非常高的性能。但存在的问题是不具备模块化的特点，使得用户无法裁剪和选择；同时架构的功耗面积代价太大，难以成为PC与嵌入式领域处理器。因此，随着Sun公司的衰弱，SPARC架构现在基本上退出了人们的视野。RISC-V指令集架构诞生于美国加州伯克利大学的相关教学计划，设计之初就总结了计算机体系结构多年发展而形成的成熟技术，透彻研究了以往暴露的问题。所以其指令设计简洁规整、寄存器规划合理。2016年RISC-V基金会成立标志其成为最具革命性意义的开放处理器架构。

传统的MCU内核定义通常采用硬件描述语言来实现，并提供了针对性的完整工具链。利用硬件描述语言的数字电路系统设计过程是：从顶层到底层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化(EDA)工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构。硬件描述语言已形成IEEE标准，主要用于FPGA、ASIC等硬件的开发调试以及仿真，涵盖了硬件设计的各个阶段，极大的简化了硬件设计工作，促进了设计自动化的发展。

从最早的SUN SPARC、到现在的RISC-V架构，都具有层次化的硬件描述语言硬件设计，从SPARC因不具备模块化，使得用户无法裁剪和选择的不足来看，目前的RISC-V架构确实进行了很大的改进，如提供了32位、64位乃至128位的硬件结构选择，同时还提供了整型、单精度浮点、双精度浮点等多种寄存器类型的选择等等，具备十足的后发优势。

MCU内核是MCU的关键组成部分，其功能和指令集的设计决定了MCU的处理能力与处理性能；MCU内核的设计相对独立于MCU的存储器接口、外设接口、中断机构等部分。在MCU硬件产品开发和推广的过程中，同时还需要对与其配合的底层软件进行有效开发，才能确保所实现的MCU产品能够被各类MCU应用产品开发者所采用。必须看到：从MCU应用的角度来看，光有硬件描述语言针对硬件电路的设计描述是不够的，还需要从与之配合的底层软件设计、开发角度的MCU(包括内核部分)组成和功能信息描述，才能更好地配合软件开发相关自动化工具来加速软件设计开发工作。

传统上，MCU内核并不开源，难以了解其内部信息，也没有MCU设计应用时对内核进行自由定义的可能，所以，无法实现MCU内核的信息建模。而为了更好地推广开源RISC-V架构，满足用户采用RISC-V架构灵活自定义MCU内核并开发自主MCU的应用要求，需要一种RISC-V架构MCU内核信息模型，以便在相关MCU底层软件开发时，供设计描述和辅助验证过程中使用；并可配合相关软件开发自动化工具，形成部分开发代码的自动生成，加速软件设计开发工作。

发明内容