[发明专利]集成电路及其形成方法

权利要求书

1.一种集成电路，其特征在于，包括：

多个金属栅极，每个包括一金属电极及一高介电常数介电质；以及

多个多晶硅栅极，每个包括一多晶硅电极、一通道区域、及从该通道区域跨至该多晶硅电极的一或多个介电质；

其中该些多晶硅栅极的该一或多个介电质中的每一者具有一介电常数，该介电常数低于任意高介电常数介电质的一介电常数；以及

该些多晶硅栅极中的一或多者为一高压元件。

2.根据权利要求1所述的集成电路，其特征在于，该些多晶硅电极具有与该些金属电极的多个顶表面对准的多个顶表面。

3.根据权利要求1所述的集成电路，其特征在于，进一步包括嵌入式快闪记忆体。

4.根据权利要求1所述的集成电路，其特征在于，该一或多个介电质具有一厚度，该厚度大于该高介电常数介电质的一厚度。

5.根据权利要求1所述的集成电路，其特征在于，该些多晶硅栅极每个具有大于1μm²的一面积。

6.一种集成电路，其特征在于，包括：

一半导体基板，包括一记忆体区域及一周边区域；

一记忆体元件，形成于该记忆体区域中；

一高介电常数金属栅极，形成于该周边区域中；以及

一多晶硅栅极，形成于该周边区域中；

其中该多晶硅栅极具有一面积，该面积大于该高介电常数金属栅极的一面积。

7.根据权利要求6所述的集成电路，其特征在于，该高介电常数金属栅极具有一顶表面，该顶表面与该多晶硅栅极的一顶表面对准。

8.一种形成集成电路的方法，其特征在于，包括以下步骤：

提供一半导体基板，该半导体基板包括一第一区域及一第二区域；

形成一栅极氧化物层于该第一区域中；

形成一多晶硅层于该第一区域及该第二区域上方，借此在该栅极氧化物层上方形成该多晶硅层；

形成一保护层于该多晶硅层上方；

掩蔽该第一区域；

在掩蔽该第一区域的情况下，从该第二区域选择性地去除该保护层及该多晶硅层；

形成一高介电常数介电层于该第一区域及该第二区域上方；

形成一虚设电极层于该高介电常数介电层上方；

图案化该虚设电极层及该高介电常数介电层以在该第二区域中形成多个虚设栅极并从该第一区域去除该虚设电极层及该高介电常数介电层；

图案化该保护层及该多晶硅层以在该第一区域中界定多个多晶硅栅极；

邻近该些虚设栅极形成多个间隔物；

填充邻近该些间隔物的一区域；

平坦化该第一区域及该第二区域；

从该些虚设栅极去除该虚设电极层以形成多个空隙区域；

在该第一区域及该第二区域上方沉积金属，借此该金属填充该些空隙区域以形成多个高介电常数金属栅极；以及

平坦化该第一区域及该第二区域以去除多余金属。

9.根据权利要求8所述的方法，其特征在于，进一步包括以下步骤：在图案化该虚设电极层及该高介电常数介电层以形成虚设栅极之前，在该虚设电极层上方形成一硬遮罩。

10.根据权利要求8所述的方法，其特征在于，进一步包括以下步骤：在平坦化该第一区域及该第二区域以去除多余金属之后，对该些多晶硅栅极执行一硅化物制程。