[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底；

体区，位于所述衬底的表面上；

掺杂区，自所述体区表面延伸至所述体区中；

栅叠层，包括栅介质层和栅极导体层，所述栅介质层覆盖所述体区的表面，所述栅极导体层位于所述栅介质层上；以及

导电通道，包括穿过所述体区并与所述衬底接触的沟槽以及填充在所述沟槽内的导电材料，所述导电通道与所述掺杂区分隔，

其中，所述体区为第一掺杂类型，所述衬底、所述导电通道以及所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，

所述栅极导体层接收控制电压，所述衬底与所述掺杂区之间通过所述导电通道、所述掺杂区与所述导电通道之间的沟道导通。

2.根据权利要求1所述的半导体器件，其特征在于，所述沟道靠近所述体区的表面。

3.根据权利要求1或2所述的半导体器件，其特征在于，所述栅极导体至少与所述掺杂区和所述导电通道之间的体区对应。

4.根据权利要求1或2所述的半导体器件，其特征在于，还包括：

层间介质层，覆盖所述栅介质层与所述栅极导体层；

第一导电插塞，穿过所述层间介质层和所述栅介质层，并分别与所述掺杂区和所述体区接触；

第二导电插塞，穿过所述层间介质层并与所述栅极导体层接触；

源电极，位于所述层间介质层表面，并与所述第一导电插塞接触；以及

栅电极，位于所述层间介质层表面，并与所述第二导电插塞接触。

5.根据权利要求1或2所述的半导体器件，其特征在于，所述导电通道自所述体区表面延伸至所述衬底的表面或所述衬底中。

6.根据权利要求1或2所述的半导体器件，其特征在于，在垂直于所述体区的厚度方向的截面上，多个所述掺杂区呈阵列排布在所述体区中，每个所述掺杂区被所述导电通道包围，其中，每个所述掺杂区与所述导电通道之间的沟道呈回字形；

或者，

在垂直于所述体区的厚度方向的截面上，多个所述掺杂区为长方形，沿长方形的长边方向平行排布在所述体区中，相邻的两个所述掺杂区之间至少间隔一个所述导电通道，其中，每个所述掺杂区与所述导电通道之间的沟道呈长方形。

7.一种半导体器件的制造方法，其特征在于，包括：

在衬底的表面上形成体区；

形成自所述体区表面延伸至所述体区中的掺杂区；

形成导电通道，包括形成穿过所述体区并与所述衬底接触的沟槽，以及向所述沟槽内填充导电材料，所述沟槽与所述掺杂区分隔；以及

在所述体区表面形成栅叠层，包括在所述体区的表面形成栅介质层以及形成位于所述栅介质层上的栅极导体层，

其中，所述体区为第一掺杂类型，所述衬底、所述导电通道以及所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，

所述栅极导体层接收控制电压，所述衬底与所述掺杂区之间通过所述导电通道、所述掺杂区与所述导电通道之间的沟道导通。

8.根据权利要求7所述的制造方法，其特征在于，还包括：

形成覆盖所述栅介质层与所述栅极导体层的层间介质层；

形成穿过所述层间介质层、所述栅介质层与所述掺杂区的第一导电插塞，所述第一导电插塞分别与所述掺杂区以及所述掺杂区下方的体区接触；

形成穿过所述层间介质层的第二导电插塞，所述第二导电插塞与所述栅极导体层接触；

在所述层间介质层表面形成源电极，所述源电极与所述第一导电插塞接触；以及

在所述层间介质层表面形成栅电极，所述栅电极与所述第二导电插塞接触。