[发明专利]晶圆级封装方法及晶圆级封装结构

说明书

本发明公开了一种晶圆级封装方法及晶圆级封装结构，方法包括：提供器件晶圆，器件晶圆上表面形成有电子器件以及与电子器件电连接的电连接结构；在器件晶圆的上表面形成支撑层，支撑层覆盖电子器件以及电连接结构；在支撑层中形成暴露电子器件的开口，并在电子器件的周围形成支撑墙，支撑墙包裹电连接结构并形成有暴露电连接结构的第一通孔；提供衬底，在衬底的上表面形成顶盖层，形成顶盖层的材料包括介电材料形成的介质层，且介电材料的杨氏模量大于硅的杨氏模量；将顶盖层与支撑墙键合，使电子器件与顶盖层之间形成空腔；去除衬底。本发明能够有效提高形成空腔结构的顶盖层的抗变形能力并降低厚度，同时工艺简单，有效降低成本。

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种晶圆级封装方法及晶 圆级封装结构。

背景技术

在各种半导体器件中，用波作为传播媒介(体声波、超声波等)的各 种器件层出不穷，如各种滤波器，指纹传感器等。且随着技术的不断发展， 这种器件的运用将愈加广泛。

用波作为传播媒介(体声波、超声波等)的器件封装的一个难点在于 为防止波在传播过程中逃逸，在器件的功能区需要构造出空腔结构来对声 波进行反射，可有效减少输入信号的损耗，改善输出信号的波形。因此， 一直以来，带有空腔结构的封装工艺是半导体封装的一项重大需求。

随着封装工艺的不断发展，目前晶圆级封装(WLP，wafer level package) 由于其良好的重复性，封装周期短等优点成为封装业内的主流趋势。

现有的WLP工艺中，一种方法为采用两层干膜分别制作支撑层和顶盖 层形成空腔结构，该工艺方法存在干膜厚度大、成本高和顶盖层强度低的 缺陷；另一种方法为分别采用高阻硅和干膜制作顶盖层和支撑层，以形成 空腔结构，此方法需要进行硅通孔工艺(TSV)步骤，高阻硅和TSV工艺 的成本均较高，且需要重新布线工艺，因此该方法存在成本高且工艺复杂 等缺点。

因此需要提出一种工艺简单、成本低且空腔结构强度高的晶圆级封装 方法。

发明内容

本发明的目的在于提供一种晶圆级封装方法和结构，能够提高空腔结 构的强度，且工艺简单、成本低。

为了实现上述目的，本发明提供一种晶圆级封装方法，包括：

提供器件晶圆，所述器件晶圆上表面形成有电子器件以及与所述电子 器件电连接的电连接结构；

在所述器件晶圆的上表面形成支撑层，所述支撑层覆盖所述电子器件 以及所述电连接结构；

在所述支撑层中形成暴露所述电子器件的开口，并在所述电子器件的 周围形成支撑墙，所述支撑墙包裹所述电连接结构并形成有暴露所述电连 接结构的第一通孔；

提供衬底，在所述衬底的上表面形成顶盖层，所述顶盖层包括由介电 材料形成的介质层，且所述介电材料的杨氏模量大于硅的杨氏模量；

将所述顶盖层与所述支撑墙键合，使所述电子器件与所述顶盖层之间 形成空腔；

去除所述衬底。

可选地，在所述器件晶圆的上表面形成支撑层步骤中，包括：

在所述器件晶圆的上表面涂覆一层干膜并使所述干膜固化成型，以形 成所述支撑层，所述支撑层的厚度大于所述电子器件和所述电连接结构中 任意一个的厚度。

可选地，在所述支撑层中形成暴露所述电子器件的开口，并在所述电 子器件的周围形成支撑墙步骤中，包括：

对所述干膜进行图形化工艺，以暴露所述电子器件的有效功能区并在 所述电子器件的周围形成所述支撑墙。

可选地，在所述衬底的上表面形成顶盖层包括：

在所述衬底上形成干膜，在所述干膜上形成介质层；或者，