[发明专利]半导体器件及其制造方法

说明书

本发明涉及一种半导体器件及其制造方法。包括提供包括存储单元源极区和位于存储单元源极区之间的连接区的衬底；获取第零多晶硅层；依次形成介质层和第一多晶硅层，形成带光刻图形的光刻胶，光刻图形露出存储单元源极区和连接区的第一多晶硅层，通过第一次刻蚀去除露出的存储单元源极区和连接区的第一多晶硅层，通过第二次刻蚀完全去除露出的存储单元源极区和连接区的介质层，通过第三次刻蚀去除所述光刻图形露出的存储单元源极区的第零多晶硅层。在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，使得刻蚀后连接区至少保留部分栅氧层，保护衬底免受刻蚀损伤，在保持芯片集成度不变的情况下，提高了器件的良率与可靠性。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体器件及一种半导体器件的制造方法。

背景技术

在嵌入式闪存(embedded flash，e-flash)产品中，控制栅刻蚀工艺(controlgate etch，CG-ET，同时刻蚀掉第零层多晶硅与第一层多晶硅的一道刻蚀工艺)在不同膜层区域刻蚀的结构并不相同，在第零层多晶硅(Poly0)缺失的区域，如基本存储单元源极区(cell source)之间的连接区，会刻蚀到衬底，导致衬底损伤(damage)并形成凹坑(Pits)。而存储单元源极区之间的连接区恰是源极区的接触孔引出区域，凹坑的存在致使存储单元源极区与接触孔接触不良，从而影响嵌入式闪存器件电路的良率与可靠性。

发明内容

基于此，有必要针对上述问题，提供一种新的半导体器件的制造方法及一种新的半导体器件。

一种半导体器件的制造方法,包括：

通过衬底，所述衬底包括多个存储单元源极区以及位于所述存储单元源极区之间的连接区；

在所述衬底上形成栅氧层；

在所述栅氧层上形成第零多晶硅薄膜；

通过去除所述连接区的第零多晶硅薄膜,且保留存储单元源极区的第零多晶硅薄膜，获得第零多晶硅层；

在所述衬底上依次形成介质层和第一多晶硅层；

在所述第一多晶硅层上形成带光刻图形的光刻胶，所述光刻图形露出所述存储单元源极区和所述连接区的第一多晶硅层，所述存储单元源极区的第一多晶硅层向下依次为介质层、第零多晶硅层、栅氧层、衬底，所述连接区的第一多晶硅层向下依次为介质层、栅氧层、衬底；

通过第一次刻蚀去除所述光刻图形露出的存储单元源极区和所述连接区的第一多晶硅层；

通过第二次刻蚀去除所述光刻图形露出的存储单元源极区和所述连接区的介质层；

通过第三次刻蚀去除所述光刻图形露出的存储单元源极区的第零多晶硅层，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层。

在其中一个实施例中，第二次刻蚀中的工艺气体包括二氟甲烷。

在其中一个实施例中，所述衬底上形成的栅氧层厚度为90埃，所述第二次刻蚀后所述连接区的栅氧层厚度大于等于40埃且小于等于60埃，所述第三次刻蚀后所述存储单元源极区的栅氧层厚度大于80且小于等于90埃，且所述连接区的栅氧层厚度大于等于30埃且小于等于50埃。

在其中一个实施例中，所述介质层为氧化硅/氮化硅/氧化硅结构的介质层。

在其中一个实施例中，设定第三次刻蚀中多晶硅和二氧化硅的刻蚀选择比为100:1。

在其中一个实施例中，所述第一次刻蚀、所述第二次刻蚀、所述第三次刻蚀均包括主刻蚀和过刻蚀两步。