[发明专利]一种高速低功耗逐次逼近型模数转换器

说明书

本发明公开了一种高速低功耗逐次逼近型模数转换器，包括数模转换模块；比较模块由第一时钟模块控制，比较模块的输入端分别连接外部输入信号和数模转换模块的输出端；逐次逼近逻辑模块包含一个由若干动态逻辑单元组成的阵列，单个动态逻辑单元用于实现比较模块至数模转换模块的信号传递，且通过缩短信号传递的逻辑路径以缩短逻辑延时。本发明提供一种高速低功耗逐次逼近型模数转换器，相较于传统的逐次逼近型模数转换器，缩短了从比较模块输出比较结果到数模转换模块动作的延时，提升了模数转换器的转换速率，并且可以省去传统逐次逼近型模数转换器中的移位寄存器模块，节省逻辑电路的面积和功耗。

技术领域

本发明涉及模数转换技术领域，具体涉及一种高速低功耗逐次逼近型模数转换器。

背景技术

图1为传统的逐次逼近型模数转换器，主要包括数模转换器、比较器以及逐次逼近逻辑电路。其中逐次逼近逻辑电路由两组D触发器构成，第一组D触发器的输入输出依次串联连接，均由比较器输出经过或逻辑后产生的RDY信号驱动，称为移位寄存器，相当于一个产生温度计码的计数器；第二组D触发器作为数据寄存器，在移位寄存器产生的“指针”的选择下，依次存储n次比较结果，同时控制DAC切换。在系统时钟CVS为低电平时，逐次逼近逻辑电路中的所有D触发器复位到Q＝0的状态；当CVS变为高电平，则进入转换阶段，比较器在时钟CKC的驱动下开始对外部输入信号和数模转换器的输出电平进行比较。当比较器完成第一次比较并产生了比较结果后，RDY信号由低电平变为高电平，使移位寄存器中的第一个D触发器被触发，ck₁变为高电平，从而触发数据寄存器中的第一对D触发器，将比较器的输出信号CMPP和CMPN存储下来，传递给数模转换器。接下来，随着转换的进行，移位寄存器中的D触发器依次被触发，最终每次的比较结果均被保存在对应的数据寄存器中。

在图1所示的传统方案的转换过程中，比较结果从比较器传递到数模转换器的信号路径可以用图3来表示，该信号路径包含了或逻辑电路及两个D触发器。如果用真单相时钟(TSPC)D触发器来实现，比较结果传输经过的关键逻辑路径上大约需要经过八个晶体管，使得从比较器输出比较结果到数模转换器动作的延时较长，从而导致数模转换器的转换效率较低，而且逻辑电路的面积和功耗较大。

因此，为了解决上述存在的技术问题，本发明提供了一种高速低功耗逐次逼近型模数转换器，缩短了从比较模块输出比较结果到数模转换模块动作的延时，提升了模数转换器的转换速率，并且可以省去传统逐次逼近型模数转换器中的移位寄存器模块，节省逻辑电路的面积和功耗。

发明内容

本发明提供一种高速低功耗逐次逼近型模数转换器，包括：

数模转换模块；

比较模块，由第一时钟模块控制，所述比较模块的输入端分别连接外部输入信号和所述数模转换模块的输出端；

逐次逼近逻辑模块，包含一个由若干动态逻辑单元组成的阵列，单个所述动态逻辑单元用于实现所述比较模块至数模转换模块的信号传递，且通过缩短信号传递的逻辑路径以缩短逻辑延时。

采用以上技术方案，所述逐次逼近逻辑模块与第二时钟模块相连接；

当第二时钟模块为低电平时，所述逐次逼近逻辑模块处于复位状态，使得动态逻辑单元的数据输出端复位至低电平；

当第二时钟模块为高电平时，所述逐次逼近逻辑模块处于转换状态，第一时钟模块驱动比较模块对外部输入信号和数模转换模块的输出信号进行比较。

采用以上技术方案，单个所述动态逻辑单元包括：

数据输入端，与所述比较器的输出端相连接；

选通信号输入端，用于若干动态逻辑单元两两之间的连接，且第一个动态逻辑单元的所述选通信号输入端连接第二时钟信号；

数据输出端，与所述数模转换器的输入端相连接；