[发明专利]磁隧道结中势垒层的制备方法、磁隧道结及其制备方法

说明书

本发明提供了一种磁隧道结中势垒层的制备方法、磁隧道结及其制备方法。该制备方法包括以下步骤：在参考层或自由层上沉积n次势垒层材料，形成n层势垒层薄膜，在相邻各次沉积势垒层材料的步骤之间，对势垒层材料进行热处理，n为大于2的自然数。上述制备方法中通过各次热处理及下层势垒层薄膜的结构母版的诱导作用，优化了热处理后沉积形成的势垒层薄膜的晶化质量，减少了势垒层薄膜缺陷，提升了势垒层薄膜及其界面的质量，进而不仅降低了磁隧道结的电阻值，还能够保持较高的磁电阻，同时降低了写电压；通过上述沉积前的各次热处理，实验发现，磁隧道结的写电流也得到了降低，电阻及写电压的均一性有所改善，MTJ器件的耐擦写性也得到了提升。

技术领域

本发明涉及半导体制造领域，具体而言，涉及一种磁隧道结中势垒层的制备方法、磁隧道结及其制备方法。

背景技术

磁随机存储器(MRAM)由磁隧道结(MTJ)阵列构成，MTJ的核心结构包括自由层、势垒层和参考层。其中自由层和参考层为磁性层，而势垒层为一层很薄的绝缘层。在MTJ正常工作时，参考层的磁化方向不变，自由层磁化方向可由外加磁场或输入电流改变，MTJ的电阻值决定于自由层和参考层的相对磁化方向。当自由层与参考层磁化方向平行时，MTJ呈低电阻态；当自由层与参考层磁化方向反平行时，MTJ呈高电阻态。MTJ电阻态受自由层和参考层磁化方向相对状态的控制，是MTJ器件工作的物理原理之一。

对单个MTJ位元来说，信息的读取依赖于平行态电阻(Rp)和反平行态电阻(Rap)的差值，也就是依赖于磁电阻MR＝(Rap－Rp)/Rp，MR越大，MTJ器件读取信息的信噪比就越高，性能越出色。而一个由MTJ阵列组成的器件，Rp和Rap存在一定的统计分布，当二者的分布曲线不发生交叠时，MTJ器件才能正常工作。势垒层是MTJ结构中十分重要的膜层，其对MTJ的MR大小及电阻分布有直接的影响。势垒层的薄膜晶化程度、界面平整度等的优化对MTJ器件性能的改善具有重要意义。因为势垒层相对较薄，所以其结构缺陷或界面粗糙等可造成MTJ器件产生较大的漏电流，导致磁电阻(MR)很小甚至消失。再者，若势垒层结晶不理想，相应MTJ器件的电阻会增大，MR降低，写电压增大，MTJ器件的耐擦写性(endurance)相应降低。在垂直磁化的MTJ器件中，自由层的垂直磁各向异性主要来源于界面贡献的各向异性能，势垒层界面质量的控制对器件性能的保持和提升更为重要。然而，在现有的工艺中，MTJ器件的写电压、写电流和MR等性能指标及其均一性仍不够理想，耐擦写性需要进一步提升。

发明内容

本发明的主要目的在于提供一种磁隧道结中势垒层的制备方法、磁隧道结及其制备方法，以解决现有技术中MTJ器件的性能指标及其均一性不理想、耐擦写性不够高的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种磁隧道结中势垒层的制备方法，包括以下步骤：在参考层或自由层上沉积n次势垒层材料，形成n层势垒层薄膜，在相邻各次沉积势垒层材料的步骤之间，对势垒层材料进行热处理，n为大于2的自然数。

进一步地，2＜n＜10。

进一步地，在相邻各次沉积势垒层材料的步骤之间，热处理的温度独立地满足200～450℃。

进一步地，热处理的时间独立地满足0.1～2min。

进一步地，各层势垒层薄膜的厚度独立地满足0.01～2nm。

进一步地，各层势垒层薄膜的沉积速率≤0.2nm/s。

进一步地，势垒层材料为绝缘氧化物。

进一步地，形成各层势垒层薄膜的势垒层材料独立地选自MgO、MgZnO、MgAlO_x、ZnO、TiO_x、ZrO_x、AlO_x和HfO_x中的任一种。