[实用新型]一种半周期电容比例可编程带隙基准电路

说明书

一种半周期电容比例可编程带隙基准电路，属于集成电路设计领域。所述的半周期电容比例可编程带隙基准电路，可以减少功耗，降低噪声，使电路的应用范围更广。由启动电路、结电压生成电路、采样保持电路和时钟生成电路组成，采样保持电路采用可编程电容比例电路，半周期工作机制，由非对称两相不交叠时钟控制，对结电压生成电路输出的晶体管发射结电压进行乘法与加法运算，输出可编程基准电压。本实用新型提供的电路能够在外部信号控制下，输出不同的基准源电压，可应用于各种模拟集成电路、数模混合集成电路和集成系统。

技术领域

本实用新型涉及模拟集成电路和数模混合集成电路设计与应用领域，特别涉及到一种电容比例高精度可编程带隙基准电路。

背景技术

带隙基准电路在消费电子、汽车电子、物联网设备和医疗电子等领域具有广泛的应用。传统的带隙基准电路采用电阻比例电路进行电压放大，电阻的热噪声和电流噪声会影响带隙基准电路的性能，而且具有额外的功率消耗。

近几年出现的电容比例带隙基准电路解决了电阻噪声问题，但是用作嵌位作用的运算放大器处于连续工作状态，其消耗的电能对于超低功耗便携式电子设备和物联网应用仍具有很大挑战。

实用新型内容

本实用新型的目的是解决传统带隙基准电路噪声大、功耗大等问题，采用半周期电容比例可编程电路结构，提供一种低噪声、低功耗、可以在使用中改变或调整基准电压值等优异功能的带隙基准电路，特别是用于物联网、便携式电子设备等领域的模拟信号处理电路，将具有广泛的应用前景。

本实用新型提供的一种半周期电容比例可编程带隙基准电路，由启动电路、结电压生成电路、采样保持电路和时钟生成电路组成。

所述的启动电路有两个输入端和两个输出端，其两个输入端都与外部相连；两个输出端分别与结电压生成电路的两个输入端相连；所述的结电压生成电路有四个输入端和两个输出端，其中两个输入端分别与启动电路的两个输出端相连，另外两个输入端与外部控制信号相连；其两个输出端分别与采样保持电路的两个输入端相连；所述的采样保持电路有五个输入端和一个输出端，其中两个输入端与结电压生成电路的两个输出端相连，另外三个输入端与时钟生成电路的三个输出端相连；其输出端作为可编程带隙基准电路的输出与外电路相连；所述的时钟生成电路有一个输入端和三个输出端，其输入端与外部相连，三个输出端与采样保持电路的三个输入端相连。

所述的结电压生成电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4，第一NMOS管MN1、第二NMOS管MN2，第一晶体管Q1、第2晶体管Q2、第三晶体管Q3，第一电容C1和第二电容C2组成；其中，第一PMOS管MP1的源极、第二PMOS管MP2的源极、以及第一电容C1和第二电容C2的一端连在一起并与电源VDD相连；第三PMOS管MP3的源极与第一PMOS管MP1的漏极相连；第四PMOS管MP4的源极与第二PMOS管MP2的漏极相连；第一PMOS管MP1的栅极、第二PMOS管MP2的栅极以及第一电容C1的另一端连在一起，并与输入信号SV1相连；第三PMOS管MP3的栅极、第四PMOS管MP4的栅极以及第二电容C2的另一端连在一起，并与输入信号SV2相连；第三PMOS管MP3的漏极与第一晶体管Q1的发射极连在一起，并作为结电压生成电路的第一路输出端与输出信号Vbe1相连；第四PMOS管MP4的漏极、第一NMOS管MN1的漏极和第二NMOS管MN2的漏极连在一起，并作为结电压生成电路的第二路输出端与输出信号Vbe2相连；第一NMOS管MN1的栅极与外部控制信号P1相连；第二NMOS管MN2的栅极与外部控制信号P2相连；第一NMOS管MN1的源极与第二晶体管Q2的发射极相连；第二NMOS管MN2的源极与第三晶体管Q3的发射极相连；第一晶体管Q1的基极和集电极连在一起、第二晶体管Q2的基极和集电极连在一起、第三晶体管Q3的基极和集电极连在一起，并与地GND相连。