[实用新型]半导体结构

说明书

本实用新型提供一种半导体结构，半导体结构包括基底及位于基底上表面的重新布线层；重新布线层包括金属柱；介质层，介质层包覆金属柱，且介质层中包括沟槽，沟槽的宽度小于金属柱的宽度，通过沟槽显露金属柱的上表面；金属种子层，金属种子层覆盖介质层的上表面以及沟槽的底部及侧壁；金属层，金属层填满沟槽并覆盖位于介质层上的金属种子层。本实用新型通过金属柱，以降低介质层中沟槽填充的深宽比，可提高重新布线层的平坦度，避免在形成的重新布线层中产生凹槽，从而有利于后续制程工艺，并降低多层叠加的工艺风险，降低工艺难度及成本。

技术领域

本实用新型属于半导体制造领域，涉及半导体结构。

背景技术

随着集成电路的功能越来越强、性能和集成度越来越高，以及新型集成电路的出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高的密度、更高的时钟频率发展，封装也向更高密度的方向发展。

晶圆级封装(WLP)技术由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点，因此，已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。

重新布线层(RDL)，一般包括介质层及金属层；其可对芯片的焊盘的焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。在现有WLP工艺中，RDL的制造部分是整个WLP流程中较复杂、较昂贵的部分。一般，根据需要，RDL介质层与金属层之间常常存在较大的厚度差，如在某些实际应用中RDL的可能设计为PI(光敏性聚酰亚胺)介质层的厚度大约为10μm，而Cu金属层的厚度大约为1.0μm。

在现有技术中，对于具有较高的I/O芯片封装结构而言，由于常常需要RDL具有多层金属层，以在有限的外形形状及封装尺寸下，得到较多的供电轨道，因此常常需要形成具有堆叠结构的RDL。由于RDL介质层与金属层之间存在较大的厚度差，在形成具有堆叠结构的RDL制程中，RDL介质层与金属层之间厚度差也会进行叠加，从而增加了制备堆叠结构的RDL工艺的难度，且在最终形成的RDL产品中，会在RDL中形成较深的凹槽，如在形成具有3层堆叠结构的RDL时，RDL中大约会形成深度为27μm或更深的凹槽。这些较深的凹槽的存在会对后续制程造成极大的挑战，如后续在RDL上制备介质层、光刻胶的涂布、曝光、显影及V-IC(金属焊接)工艺等。

因此，提供一种新型的半导体结构，以提高重新布线层的平坦化，已成为本领域亟待解决的问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中，制备RDL工艺复杂、耗时长、成本高的问题，以及制备的RDL中具有较深的凹槽所带来的上述一系列的制程问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，所述半导体结构包括：

基底；

重新布线层，所述重新布线层位于所述基底的上表面；其中，所述重新布线层包括：

金属柱，所述金属柱位于所述基底的上表面；

介质层，所述介质层位于所述基底的上表面，所述介质层包覆所述金属柱，且所述介质层中包括沟槽，所述沟槽的宽度小于所述金属柱的宽度，通过所述沟槽显露所述金属柱的上表面；

金属种子层，所述金属种子层覆盖所述介质层的上表面以及所述沟槽的底部及侧壁；

金属层，所述金属层填满所述沟槽并覆盖位于所述介质层上的所述金属种子层。

可选地，所述基底上包括多层所述重新布线层。

可选地，所述沟槽深宽比的范围包括0.01～1。