[实用新型]一种记忆体结构

说明书

一种记忆体结构，包含基板、在基板上的浮栅介电层、在浮栅介电层上的第一浮栅及第二浮栅、分别在第一浮栅及第二浮栅上的第一控制栅极堆叠及第二控制栅极堆叠、选择栅极介电层及覆盖选择栅极介电层的选择栅极。第一凹槽分离第一浮栅及第二浮栅，且具有第一侧壁。第二凹槽分离第一控制栅极堆叠及第二控制栅极堆叠，且具有由第一侧壁凹陷的第二侧壁。选择栅极介电层覆盖第一凹槽及第二凹槽。选择栅极的底部及顶部分别填充于第一凹槽及第二凹槽中。本实用新型的记忆体结构具有较大的电场，使电子更容易通过F‑N穿隧方式由浮栅抹除至选择栅极。

技术领域

本实用新型是有关于一种记忆体结构及其制造方法，特别是关于一种双位元记忆体结构及其制造方法。

背景技术

记忆体是电子装置中的重要组成元件。其中，快闪记忆体(flash memory)是属于非挥发性记忆体(non-volatile memory)，在未供电的状态下仍可保持所储存的数据。此外，快闪记忆体具有可编程与可抹除信息的储存能力，可允许在操作中被多次写入(program)、读取(read)及抹除(erase)。因此，快闪记忆体已广泛地作为手机、数字相机、笔记型电脑等各种电子产品的储存媒体。

实用新型内容

根据本实用新型的各种实施方式，提供一种记忆体结构包含基板、位于该基板之上的浮栅介电层、位于浮栅介电层之上的第一浮栅及第二浮栅、分别位于第一浮栅及第二浮栅之上的第一控制栅极堆叠及第二控制栅极堆叠、选择栅极介电层、以及选择栅极。第一浮栅及第二浮栅通过第一凹槽彼此分离，且第一凹槽具有第一侧壁。第一控制栅极堆叠及第二控制栅极堆叠通过第二凹槽彼此分离，且第二凹槽具有第二侧壁由第一凹槽的第一侧壁凹陷。选择栅极介电层共形地覆盖第一凹槽及第二凹槽。选择栅极覆盖该选择栅极介电层，其中选择栅极具有底部部分填充于第一凹槽中，以及顶部部分填充于第二凹槽中。

根据本实用新型的某些实施方式，第一浮栅及第二浮栅分别具有尖端突出于第一控制栅极堆叠的侧壁及第二控制栅极堆叠的侧壁，且尖端朝向第一凹槽。

根据本实用新型的某些实施方式，选择栅极的顶部部分具有宽度大于选择栅极的底部部分的宽度。

根据本实用新型的某些实施方式，第一控制栅极堆叠具有宽度小于第一浮栅的宽度，且第二控制栅极堆叠具有宽度小于第二浮栅的宽度。

根据本实用新型的某些实施方式，基板包含多个源极/漏极区域，且第一浮栅、第二浮栅及选择栅极位于两相邻的源极/漏极区域之间。

根据本实用新型的某些实施方式，第一控制栅极堆叠包含第一控制栅极介电层位于第一浮栅之上、第一控制栅极位于第一控制栅极介电层之上、第一间隔层位于第一控制栅极之上、以及第一间隙壁位于第一浮栅之上，并贴附于第一控制栅极介电层、第一控制栅极及第一间隔层的共同侧壁，其中选择栅极介电层覆盖第一间隙壁。

根据本实用新型的某些实施方式，第二控制栅极堆叠包含第二控制栅极介电层位于第二浮栅之上、第二控制栅极位于第二控制栅极介电层之上、第二间隔层位于第二控制栅极之上、以及第二间隙壁位于第二浮栅之上，并贴附于第二控制栅极介电层、第二控制栅极及第二间隔层的共同侧壁，其中选择栅极介电层覆盖第二间隙壁。

附图说明

当读到随附的附图时，从以下详细的叙述可充分了解本揭露的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。

图1为根据本实用新型的某些实施方式绘示的记忆体结构的制造方法流程图；

图2A-2C为根据本实用新型的某些实施方式绘示的记忆体结构的制程各步骤的示意图，其中图2A为上视图，图2B为沿着图2A中BL方向的剖面图，图2C为沿着图2A中WL方向的剖面图；