[实用新型]预成形填锡沟槽导线架及其封装元件

权利要求书

1.一种预成形填锡沟槽导线架，用于封装半导体元件，其特征在于：该预成形填锡沟槽导线架包含：

预成形胶层，由绝缘高分子材料构成，具有彼此反向的上表面、下表面、多个自该下表面朝向该上表面方向凹陷的吃锡凹槽、多条彼此纵横间隔交错排列的切割道，及多个由两两纵横相邻交错的切割道所定义出的晶片设置单元，每一个晶片设置单元具有中心区，及环围该中心区的外围区，每一个吃锡凹槽具有位于该切割道的第一区，及分别自该第一区的两端延伸至相邻的该晶片设置单元的外围区的第二区；

导线架，由导电材料构成并嵌设于该预成形胶层，具有多条分别对应所述吃锡凹槽的引脚，每一条引脚具有接线面、两个底面，及连接该两个底面并朝向该预成形胶层的上表面方向凹陷的吃锡面，其中，该接线面是自其中一个晶片设置单元的外围区经由相邻的切割道延伸至相邻的其中另一个晶片设置单元的外围区，且该接线面会自该预成形胶层的上表面裸露并与该上表面共平面，该两个底面是自该接线面延伸并分别自两个相邻的晶片设置单元的下表面裸露并与该下表面共平面，且每一个吃锡面会自相应的吃锡凹槽对外露出；及

焊料单元，具有多个焊料层，所述焊料层分别位于所述吃锡凹槽，且所述焊料层盖覆至少部分的吃锡面及自该吃锡凹槽裸露的该预成形胶层的表面。

2.根据权利要求1所述的预成形填锡沟槽导线架，其特征在于：所述焊料层至少覆盖对应位于该切割道的吃锡面及与该吃锡面相邻接的该预成形胶层的表面。

3.根据权利要求2所述的预成形填锡沟槽导线架，其特征在于：所述焊料层至少填覆该吃锡凹槽的体积的1/2。

4.根据权利要求1所述的预成形填锡沟槽导线架，其特征在于：该导线架还包含多个晶片座，所述晶片座分别嵌设于所述晶片设置单元的所述中心区，并与所述引脚彼此成间距间隔，且每一个晶片座的顶面及其底面分别自该上表面及该下表面裸露，并与该上表面及该下表面共平面。

5.根据权利要求4所述的预成形填锡沟槽导线架，其特征在于：所述晶片座的顶面及所述引脚的接线面还具有至少一层与所述引脚构成材料不同的导电镀层。

6.一种预成形填锡沟槽导线架封装元件，其特征在于：包含：

预成形胶层，由绝缘高分子材料构成，具有彼此反向的上表面、下表面、连接该上表面及该下表面的外周面，及多个各自独立并自该外周面贯通至该下表面的吃锡通孔，定义该预成形胶层具有中心区及环围该中心区的外围区；

导线架单元，由导电材料构成并嵌设于该预成形胶层，具有多条彼此电性独立，嵌设于该外围区并对应所述吃锡通孔的引脚，每一条引脚具有自该上表面裸露并与该上表面共平面的接线面、自该接线面延伸并自该外周面裸露且与该外周面共平面的侧面、自该下表面裸露并与该下表面共平面的底面，及连接该侧面及该底面的吃锡面，且该吃锡面会自对应的吃锡通孔对外露出；

焊料单元，具有多个焊料层，且所述焊料层分别填置于所述吃锡通孔；及

半导体晶片单元，具有一设置于该预成形胶层的该中心区的半导体晶片，及多条令该半导体晶片与所述引脚的接线面电连接的导线。

7.根据权利要求6所述的预成形填锡沟槽导线架封装元件，其特征在于：该导线架单元还具有一嵌设于该中心区的晶片座，该晶片座的顶面及其底面分别自相对应的该中心区的该上表面及该下表面裸露，并与该上表面及该下表面共平面，且该半导体晶片设置于该晶片座的顶面。

8.根据权利要求6所述的预成形填锡沟槽导线架封装元件，其特征在于：所述焊料层与所述引脚的接线面之间还有至少一层与所述引脚构成材料不同的导电镀层。

9.根据权利要求6所述的预成形填锡沟槽导线架封装元件，其特征在于：该预成形填锡沟槽导线架封装元件还包含覆盖该半导体晶片单元及该上表面的封装胶层。