[实用新型]预成形填锡沟槽导线架及其封装元件

说明书

一种预成形填锡沟槽导线架，包含预成形胶层、导线架，及焊料单元。该预成形胶层具有中心区、环围该中心区的外围区、彼此反向的上表面及下表面，及多个自切割道的该下表面朝向该上表面方向凹陷的吃锡凹槽，该导线架具有多条嵌设于该预成形胶层的引脚，每一条引脚具有自其中一个吃锡凹槽对外裸露的吃锡面。该焊料单元具有多个焊料层，所述焊料层分别位于所述吃锡凹槽，且分别盖覆至少部分的吃锡面及自吃锡凹槽裸露的该预成形胶层的表面。本新型还提供一种利用该预成形填锡沟槽导线架封装而得的封装元件。

技术领域

本实用新型涉及一种导线架及封装元件，特别是涉及一种预成形导线架及其封装元件。

背景技术

现有利用四方扁平无外引脚(QFN，quad flat no-lead)封装的半导体封装结构，由于QFN的引脚没有向外延伸，因此，该设计可大幅减小半导体封装结构的尺寸。然而，也因为没有向外延伸的引脚，因此，当要将此半导体封装结构应用于后续与其它电路板焊接时，用于焊接的焊料一般也较难从所述引脚的底面经由回焊(reflow)爬升至所述引脚的侧面。然而，由于该半导体封装结构与电路板连接的机械强度与焊料及引脚的接触面积有极大的关系，且当该焊料无法自引脚的侧面显露时，于制程过程也无从直接从外观检测得知引脚与焊料的焊接状况，而增加了检测的难度。

参阅图1，为了让焊料更易于在引脚外露的边缘回焊(reflow)，增加引脚与焊料的接触面积，以提升焊接的强度及可靠度，以及可便于目视确认封装元件的引脚与焊料的焊接品质，美国第2016/0148877A1早期公开号专利案，揭示利用将半导体元件于导线架打线封装完成后，利用两次切割的方式，先以一较宽的切割刀切割导线架的引脚12，而于引脚12(图1仅显示其中一个引脚12)的底面121形成一凹槽13，接着，于该引脚12与该凹槽13上形成一层电镀层14，最后，再以另一较窄的切割刀将该引脚12切断，而使QFN封装元件经切割后外露的引脚12的侧面122产生一断差结构15。因此，当将该QFN封装元件与其它电路板(图未式)经由焊料连接时，可借由该断差结构15让焊料易于从引脚12的底面回焊至侧面。然而，此方式须于封装后再进行两次切割方可达成，但是，多次切割不仅耗时且易损耗切割刀具而增加了制程成本，且因为导线架一般是由铜为材料构成，因此，切割时容易产生金属毛边，而在封装元件尺寸越来越小的前提下，残留的金属毛边容易会对相邻的引脚12造成影响，进而影响封装元件的可靠度。

发明内容

本实用新型的目的在于提供一种预成形填锡沟槽导线架。

本实用新型的该预成形填锡沟槽导线架，包含预成形胶层、导线架，及焊料单元。

该预成形胶层由绝缘高分子材料构成，具有彼此反向的上表面、下表面、多个自该下表面朝向该上表面方向凹陷的吃锡凹槽、多条彼此纵横间隔交错排列的切割道，及多个由两两纵横相邻交错的切割道所定义出的晶片设置单元，每一个晶片设置单元具有中心区，及环围该中心区的外围区，每一个吃锡凹槽具有位于该切割道的第一区，及分别自该第一区的两端延伸至相邻的该晶片设置单元的该外围区的第二区。

该导线架由导电材料构成并嵌设于该预成形胶层，具有多条分别对应所述吃锡凹槽的引脚，每一条引脚具有接线面、两个底面，及连接该两个底面并朝向该预成形胶层的上表面方向凹陷的吃锡面，其中，该接线面是自其中一个晶片设置单元的外围区经由相邻的切割道延伸至相邻的其中另一个晶片设置单元的外围区，且该接线面会自该预成形胶层的上表面裸露并与该上表面共平面，该两个底面是自该接线面延伸并分别自两个相邻的晶片设置单元的下表面裸露并与该下表面共平面，且每一个吃锡面会自相应的吃锡凹槽对外露出。

该焊料单元具有多个焊料层，所述焊料层分别位于所述吃锡凹槽，且所述焊料层盖覆至少部分的吃锡面及自该吃锡凹槽裸露的该预成形胶层的表面。

较佳地，所述预成形填锡沟槽导线架，其中，所述焊料层至少覆盖对应位于该切割道的吃锡面及与该吃锡面相邻接的该预成形胶层的表面。