[实用新型]一种CPU管理扣卡

说明书

本实用新型涉及服务器技术领域，提供一种CPU管理扣卡，包括：用于完成系统上电、系统监控以及逻辑运算的CPU；与CPU连接且用于减小CPU管理扣卡的内存模块；通过若干个第一信号总线与CPU连接且控制CPU管理扣卡的上电时序以及与外部设备进行数据交互的第一复杂可编程逻辑器件；与CPU连接的非易失性存储器；与CPU连接且与外部设备进行通讯交互且为CPU管理扣卡提供供电电源的高速连接器；其中，高速连接器还通过若干个第二信号线与第一复杂可编程逻辑器件连接，从而实现以扣卡形式存在的系统上电、系统监控和逻辑运算板卡，结构灵巧，可重复使用，减少研发成本，缩减研发周期。

技术领域

本实用新型属于服务器技术领域，尤其涉及一种CPU管理扣卡。

背景技术

目前，服务器主流设计都是在服务器机箱内设计一块较大的CPU主板，其它功能的板卡都插在这块主板上组建成系统，因为每个服务器功能不同作用不同，所以每个服务器都需要设计一块独有的CPU主板。

因此，对于每一个项目产品来说，均需要重新开发一块独有的CPU主板，需要投入大量的人力物力，而且还增加研发周期，延迟服务器产品的上市时间，造成占据市场的时机的丢失。

实用新型内容

针对现有技术中的缺陷，本实用新型提供了一种CPU管理扣卡，旨在解决现有技术中对于每一个项目产品来说，均需要重新开发一块独有的CPU主板，需要投入大量的人力物力，而且还增加研发周期，延迟服务器产品的上市时间，造成占据市场的时机的丢失的问题。

本实用新型所提供的技术方案是：一种CPU管理扣卡，所述CPU管理扣卡包括：

用于完成系统上电、系统监控以及逻辑运算的CPU；

与所述CPU连接且用于减小CPU管理扣卡的内存模块；

通过若干个第一信号总线与所述CPU连接且控制所述CPU管理扣卡的上电时序以及与外部设备进行数据交互的第一复杂可编程逻辑器件；

与所述CPU连接的非易失性存储器；

与所述CPU连接且与外部设备进行通讯交互且为所述CPU管理扣卡提供供电电源的高速连接器；

其中，所述高速连接器还通过若干个第二信号线与所述第一复杂可编程逻辑器件连接。

作为一种改进的方案，所述内存模块包括第一小型双列直插式内存模块和第二小型双列直插式内存模块；

所述第一小型双列直插式内存模块和第二小型双列直插式内存模块分别与所述CPU连接。

作为一种改进的方案，用于连接所述CPU和所述高速连接器的所述第一信号线包括两组X8 PCIE3.0信号线，所述CPU通过两组X8 PCIE3.0信号线以及所述高速连接器与外部PCIE设备连接。

作为一种改进的方案，所述PCIE设备包括与所述高速连接器连接的网卡、显卡以及第二复杂可编程逻辑器件。

作为一种改进的方案，所述第一信号线包括两组I2C信号线，所述I2C 信号线通过所述高速连接器与用于获取系统关键点的温度以及关键电压的外接温度传感器连接。

作为一种改进的方案，所述第一信号线包括四组用于通过所述高速连接器连接外部光口的LAN信号线。

作为一种改进的方案，所述第一信号线包括两组用于连接外接设备的 USB2.0信号线，所述外接设备包括外接鼠标、键盘以及U盘。

作为一种改进的方案，所述第二信号线包括GPIO信号线和IRQ信号线。

作为一种改进的方案，所述CPU与所述第一复杂可编程逻辑器件之间通过 I2C信号线连接。