[实用新型]存储结构

说明书

一种存储结构，包括：位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极，且所述两个第二凹槽分别位于第二抗刻蚀介电层两侧，所述绝缘层的表面低于第二凹槽的底部表面；位于第一抗刻蚀介电层和第二抗刻蚀介电层之间的绝缘层上的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面以及第二凹槽两侧的源极和漏极侧壁的部分表面的，所述第三凹槽与相应的第二凹槽连通；位于所述第二凹槽和第三凹槽中栅极结构。本实用新型的存储结构减小了漏电流的大小。

技术领域

本实用新型涉及存储器领域，尤其涉及一种存储结构。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

但是现有的存储器中由电容器和晶体管组成的存储结构存在漏电流的问题，存储器的性能仍有待提升。

实用新型内容

本实用新型所要解决的技术问题是减小存储器中由电容器和晶体管组成的存储结构的漏电流。

为此，本实用新型提供了一种存储结构，包括：

半导体衬底，所述半导体衬底上形成有行列排布的若干分立的有源区，相邻有源区之间具有第一凹槽，所述第一凹槽包括沿列方向排布的若干第一沟槽以及沿行方向排布的若干第二沟槽，所述第一沟槽中填充满绝缘层，所述第二沟槽中填充有第一抗刻蚀介电层；

位于所述相邻第一抗刻蚀介电层之间的有源区的侧壁表面和绝缘层中的第二抗刻蚀介电层；

位于每个有源区中的沿行方向分布的两个第二凹槽，所述两个第二凹槽将每个有源区分成位于中间的漏极和分别位于漏极两侧的两个源极，且所述两个第二凹槽分别位于第二抗刻蚀介电层两侧，所述绝缘层的表面低于第二凹槽的底部表面；

位于第一抗刻蚀介电层和第二抗刻蚀介电层之间的绝缘层上的第三凹槽，所述第三凹槽至少暴露出第二凹槽底部的有源区两侧侧壁的部分表面以及第二凹槽两侧的源极和漏极侧壁的部分表面，所述第三凹槽与相应的第二凹槽连通；

位于所述第二凹槽和第三凹槽中栅极结构。

可选的，所述第一刻蚀介电层和第二抗刻蚀介电层的材料与绝缘层的材料不相同。

可选的，所述第一刻蚀介电层和第二抗刻蚀介电层的深度大于第三凹槽和第二凹槽的总深度。

可选的，所述第二沟槽底部的长条形主动区和绝缘层中具有第三沟槽，所述第三沟槽沿行方向上的尺寸大于第二沟槽沿行方向上的尺寸；所述第三沟槽底部的长条形主动区和绝缘层中具有第四沟槽，第一抗刻蚀介电层位于所述第四沟槽、第三沟槽和第二沟槽中。

可选的，所述第三凹槽不仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面以及第二凹槽两侧的源极和漏极侧壁的部分表面，所述第三凹槽还暴露出第二沟槽或者第三沟槽的部分侧壁表面，或者有源区的远离第二凹槽一侧侧壁的部分表面。

可选的，所述第三凹槽仅暴露出第二凹槽底部的有源区两侧侧壁的部分表面以及第二凹槽两侧的源极和漏极侧壁的部分表面。

可选的，所述栅极结构包括：位于所述第二凹槽和第三凹槽侧壁表面的栅介质层；位于所述栅介质层上且填充满第二凹槽和第三凹槽的栅极。

可选的，还包括：与栅极连接的位线；位于所述绝缘层上且与源极连接的电容器；位于所述绝缘层上且与漏极连接的位线。