[实用新型]硅晶绝缘体薄型化机台

说明书

本实用新型提供一种硅晶绝缘体薄型化机台，包括输送单元、研磨单元、抛光单元以及蚀刻单元，所述硅晶绝缘体置于所述输送单元上运送，当被所述输送单元送经所述研磨单元时，由所述研磨单元对位于所述硅晶绝缘体顶部的硅层研磨而进行第一阶段薄化，再送经所述抛光单元，而由所述抛光单元对所述硅层抛光而进行第二阶段薄化，接着再送经所述蚀刻单元，而由所述蚀刻单元对所述硅层蚀刻而进行第三阶段薄化，使所述硅晶绝缘体的所述硅层的厚度可由第一、二、三阶段逐渐减薄，以符合所述硅层由厚减薄的范围需求，且避免快速薄化所造成结构断裂或破损的情形发生。

技术领域

本实用新型涉及硅晶绝缘体薄化技术，特别涉及一种硅晶绝缘体薄型化机台。

背景技术

所谓硅晶绝缘体(Silicon On Insulator,SOI)，主要是在硅晶圆的基板(例如硅基板)上增加一绝缘层，并在绝缘层上设有一硅层，绝缘层设置在基板和硅层之间，晶圆因而具有一定的厚度，而在半导体制程中不会因晶圆过薄影响合格率，藉此降低复杂的制造流程，利用硅晶绝缘体技术所完成的芯片，因为其降低了漏电的机率，进而具有省电以及较高效能的优点。

然而，上述硅层是位于硅晶绝缘体的顶层，其厚度可依需求而有厚薄之选择(例如1μm-50μm之厚度皆有)，现有技术是透过研磨的方式对硅层的厚度进行减薄，虽然可以通过研磨能达到研磨量多而快速减薄的效果，但是若遇到有硅空腔的硅晶绝缘体(例如CavitySilicon On Insulator,CSOI)，若以研磨的方式可能会因为研磨时应力影响，造成硅晶绝缘体有结构断裂或破损的情形发生。此外，若所述硅层的厚度需求为极薄时(例如1μm)，现有技术有以智切法(Smart-Cut)进行硅层减薄动作，但是其减薄制程的费用相对昂贵，且仅能应用在硅层的厚度需求为极薄的需求下，故单以前述研磨或Smart Cut技术，均无法适用各种厚薄选择的需求，因此有进一步改善的必要。

实用新型内容

基于此，本实用新型提供一种硅晶绝缘体薄型化机台，使硅晶绝缘体的硅层厚度可经由研磨、抛光及蚀刻而分不同阶段减薄，让硅层可由厚逐渐减薄而形成硅晶绝缘体的结构。

本实用新型提供一种硅晶绝缘体薄型化机台，所述硅晶绝缘体包括基板、绝缘层以及硅层，绝缘层设在基板和硅层之间。薄型化机台包括输送单元，且有研磨单元、抛光单元以及蚀刻单元分别设在所述输送单元运送所述硅晶绝缘体的路径，所述抛光单元和所述蚀刻单元分别在所述研磨单元之后，所述硅晶绝缘体放置于所述输送单元上运送，在送经所述研磨单元时对所述硅层研磨而进行第一阶段薄化，且在送经所述抛光单元时对所述硅层抛光而进行第二阶段薄化，并在送经所述蚀刻单元时对所述硅层蚀刻而进行第三阶段薄化。

较佳地，所述研磨单元设有一研磨腔室，所述硅晶绝缘体随所述输送单元送经所述研磨单元时，被密闭在所述研磨腔室中以进行所述第一阶段薄化之研磨。

较佳地，所述蚀刻单元设有一蚀刻腔室，所述蚀刻腔室和所述研磨腔室为隔离设置，所述硅晶绝缘体随所述输送单元送经所述蚀刻单元时，被密闭在所述蚀刻腔室中以进行所述第三阶段薄化之蚀刻。

较佳地，所述抛光单元设有抛光腔室，所述抛光腔室和所述研磨腔室及所述蚀刻腔室为隔离设置，所述硅晶绝缘体随所述输送单元送经所述抛光单元时，被密闭在所述抛光腔室中以进行所述第二阶段薄化的抛光。

较佳地，所述蚀刻单元为干式蚀刻。

较佳地，所述蚀刻单元为湿式蚀刻。

较佳地，所述硅晶绝缘体在绝缘层形成有空腔结构。

较佳地，在所述路径上且在抛光单元与蚀刻单元之间设有检测单元，以所述检测单元检测所述硅层在所述第二阶段薄化时经所述抛光后的平整度并提供给所述蚀刻单元。