[实用新型]一种DRAM全局字线驱动电路

权利要求书

1.一种DRAM全局字线驱动电路，其特征在于，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存电路和全局字线输出驱动电路。

2.根据权利要求1所述的DRAM全局字线驱动电路，其特征在于，所述的地址选择下拉电路包括NMOS链，所述的NMOS链是由2个或多个NMOS晶体管源漏相连构成；NMOS晶体管的栅端连接全局字线地址的预译码信号，源端接地。

3.根据权利要求2所述的DRAM全局字线驱动电路，其特征在于，所述的预充电锁存电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第三PMOS晶体管、第二NMOS晶体管和第三NMOS晶体管；所述的第一PMOS晶体管的栅端接输入的预充电信号，源端接外部的电源信号，漏端与第三PMOS晶体管的漏端、第三NMOS晶体管的漏端、第二PMOS晶体管的栅端、第一NMOS晶体管的栅端和地址选择下拉电路里的反相器链的漏端相连；第二PMOS晶体管的源端接外部电源，第一NMOS晶体管的源端接地，第二PMOS晶体管的漏端和第一NMOS晶体管的漏端相连，并与第三PMOS晶体管的栅端、第二NMOS晶体管的栅端相连；第三PMOS晶体管的源端接外部电源；第三NMOS晶体管的源端与第二NMOS晶体管的漏端相连；第二NMOS晶体管的源端接地，第三NMOS晶体管的栅端接输入的预充电信号。

4.根据权利要求3所述的DRAM全局字线驱动电路，其特征在于，所述的预充电锁存电路和所述的全局字线输出驱动电路中的所有的PMOS晶体管的衬底与原有的第一高电压直接相连。

5.根据权利要求1所述的DRAM全局字线驱动电路，其特征在于，在正常工作模式下，所述的电源切换模块的输出电压为原有的第一高电压；在待机模式下，所述的电源切换模块的输出电压为额外的第二低电压。