[实用新型]一种DRAM全局字线驱动电路

说明书

本实用新型公开了一种DRAM全局字线驱动电路，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存电路和全局字线输出驱动电路。通过上述方式，本实用新型提供的DRAM全局字线驱动电路，结构简单，设计合理，能够有效地降低DRAM全局字线驱动电路在待机模式下的漏电，通过降低待机模式下的全局字线驱动电路的电源电压，来减小其晶体管源漏两端跨压，增大PMOS晶体管的阈值电压的绝对值，从而达到减小其漏电电流的目的。

技术领域

本发明涉及动态随机存储器的技术领域，具体为一种DRAM列选择信号的驱动电路及其降低漏电的方法。

背景技术

随着移动互联网和物联网的快速发展和应用，越来越多的应用运行在了移动终端上，如智能手机、平板电脑等。然而电池的发展始终没有迎来突破性的进展，这些移动终端的使用时间越来越受到电池容量的限制。待机时间长是移动终端的一个显著特点，所以降低移动终端的待机功耗是非常重要的一件事情。

动态随机存储器（DRAM）作为移动终端中必不可少的一个组成部分，其待机功耗影响着整个移动终端的使用时间。DRAM是通过字线驱动电路来选择字线的，从而实现对存储阵列的访问。字线驱动电路分为全局字线驱动电路和本地驱动电路。因为全局字线驱动电路需要被用来驱动多个本地字线驱动电路，全局字线在版图上的布线也会非常长，所以全局字线驱动电路的晶体管尺寸会相对比较大。传统的全局字线驱动电路为了能正常驱动本地字线驱动电路，它的电源通常会设置的比较高，因此漏电电流会比较大。同时，随着DRAM的容量不断的增大，全局字线驱动电路的数量也越来越多，其总的漏电流也会变得不可忽视。所以，在不影响功能的情况下，降低全局字线驱动电路在待机模式下的漏电电流是非常有意义的。

发明内容

本发明主要解决的技术问题是提供一种DRAM全局字线驱动电路，结构简单，设计合理，能够有效地降低DRAM全局字线驱动电路在待机模式下的漏电。

为解决上述技术问题，本发明采用的一个技术方案是：提供了一种DRAM全局字线驱动电路，包括全局字线驱动模块和电源切换模块，所述的电源切换模块的输出与多个所述的全局字线驱动模块的电源输入相连，其中，所述的全局字线驱动模块包括依次连接用于驱动全局字线的地址选择下拉电路、预充电锁存电路和全局字线输出驱动电路。

在本发明一个较佳实施例中，所述的地址选择下拉电路包括NMOS链，所述的NMOS链是由2个或多个NMOS晶体管源漏相连构成；NMOS晶体管的栅端连接全局字线地址的预译码信号，源端接地。

在本发明一个较佳实施例中，所述的预充电锁存电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第三PMOS晶体管、第二NMOS晶体管和第三NMOS晶体管；所述的第一PMOS晶体管的栅端接输入的预充电信号，源端接外部的电源信号，漏端与第三PMOS晶体管的漏端、第三NMOS晶体管的漏端、第二PMOS晶体管的栅端、第一NMOS晶体管的栅端和地址选择下拉电路里的反相器链的漏端相连；第二PMOS晶体管的源端接外部电源，第一NMOS晶体管的源端接地，第二PMOS晶体管的漏端和第一NMOS晶体管的漏端相连，并与第三PMOS晶体管的栅端、第二NMOS晶体管的栅端相连；第三PMOS晶体管的源端接外部电源；第三NMOS晶体管的源端与第二NMOS晶体管的漏端相连；第二NMOS晶体管的源端接地，第三NMOS晶体管的栅端接输入的预充电信号。

在本发明一个较佳实施例中，所述的预充电锁存电路和所述的全局字线输出驱动电路中的所有的PMOS晶体管的衬底与原有的第一高电压直接相连。

在本发明一个较佳实施例中，在正常工作模式下，所述的电源切换模块的输出电压为原有的第一高电压；在待机模式下，所述的电源切换模块的输出电压为额外的第二低电压