[实用新型]能消除厄尔利现象的低压差线性稳压器

权利要求书

1.一种能消除厄尔利现象的低压差线性稳压器，包括低压差线性稳压器本体；其特征是，还包括与低压差线性稳压器本体适配连接的负载电流产生电路；负载电流产生电路在检测到低压差线性稳压器本体产生厄尔利现象时，负载电流产生电路能产生与低压差线性稳压器本体适配的负载电流，通过所述负载电流与低压差线性稳压器本体配合，能消除所述低压差线性稳压器本体的厄尔利现象；当负载电流产生电路检测得到低压差线性稳压器本体的厄尔利现象消除时，负载电流产生电路停止负载电流的输出。

2.根据权利要求1所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述低压差线性稳压器本体包括基准电源，所述基准电源产生的基准电压Vref能加载到运算放大器AMP的反相端，运算放大器AMP的输出端与PMOS管M1的栅极端连接，PMOS管M1的源极端与电源VDD以及运算放大器AMP的正电源端连接；PMOS管M1的漏电极与补偿电容C1的一端、电阻R1的一端以及负载电容CAP的一端连接，电阻R1的另一端与运算放大器AMP的同相端、补偿电容C1的另一端以及电阻R2的另一端连接，电阻R2的另一端、负载电容CAP的另一端以及运算放大器AMP的负电源端均接地，且PMOS管M1的漏极端与负载电容CAP的一端、补偿电容C1的一端以及电阻R1的一端相互连接后能形成输出端Vout。

3.根据权利要求2所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述负载电流产生电路包括开关管M2、与所述开关管M2连接的镜像电流源以及与所述开关管M2连接的稳定保护模块，所述镜像电流源包括NMOS管M3以及NMOS管M4，NMOS管M4的漏极端与NMOS管M4的栅极端以及NMOS管M3的栅极端连接，NMOS管M4的源极端、NMOS管M3的源极端均接地，NMOS管M4的漏极端还接收基准电压输出的基准电流Iref，NMOS管M3的漏极端与开关管M2的第一端连接，开关管M2的第二端通过稳定保护模块与低压差线性稳压器本体的输出端Vout连接，开关管M2的控制端与迟滞比较器连接；

所述迟滞比较器能对基准电压Vref以及反馈电压Vfb比较，并根据基准电压Vref与反馈电压Vfb输出控制开关管管M2开关状态的开关控制信号VSW，开关管M2导通时，通过镜像电流源产生能流过稳定保护模块、开关管M2以及NMOS管M3的负载电流nIref，通过所述负载电流nIref能增大流过PMOS管M1的电流值，从而能消除所述低压差线性稳压器本体的厄尔利现象；所述反馈电压Vfb为输入到运算放大器AMP同相端的电压。

4.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述开关管M2为NMOS管，稳定保护模块包括电阻R3，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与电阻R3的一端连接，电阻R3的另一端与低压差线性稳压器本体的输出端Vout连接。

5.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述开关管M2为NMOS管，稳定保护模块包括NMOS管M13，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与NMOS管M13的源极端连接，NMOS管M13的栅极端以及NMOS管M13的漏极端均与低压差线性稳压器本体的输出端Vout连接。

6.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述开关管M2为NMOS管，稳定保护模块包括PMOS管M14，开关管M2的栅电极与迟滞比较器的输出端连接，开关管M2的源极端与NMOS管M3的漏极端连接，开关管M2的漏极端与PMOS管M14的栅极端以及PMOS管M14的漏极端连接，PMOS管M14的源极端与低压差线性稳压器本体的输出端Vout连接。

7.根据权利要求3所述的能消除厄尔利现象的低压差线性稳压器，其特征是：所述迟滞比较器包括PMOS管M7、PMOS管M8以及PMOS管M9，所述PMOS管M7的源极端、PMOS管M8的源极端以及PMOS管M9的源极端均与电源VDD连接，PMOS管M7的栅极端与PMOS管M7的漏极端、NMOS管M5的漏极端以及PMOS管M8的栅极端连接，PMOS管M8的漏极端与NMOS管M6的漏极端以及PMOS管M9的栅极端连接；

NMOS管M5的栅极端接收基准电源输出的基准电压Vref，NMOS管M6的栅极端接收反馈电压Vfb，NMOS管M5的源极端、NMOS管M6的源极端均与NMOS管M11的漏极端连接，PMOS管M9的漏极端与第一反相器INV1的输入端以及NMOS管M12的漏极端连接，NMOS管M12的源极端接地，NMOS管M12的栅极端与NMOS管M10的栅极端、NMOS管M10的漏极端以及NMOS管M11的栅极端连接，NMOS管M10的源极端以及NMOS管M11的源极端均接地，NMOS管M10的漏极端与基准电源输出的电压VbnA连接，第一反相器INV1的输出端与第二反相器INV2的输入端连接，第二反相器INV2的输出端与开关管M2的控制端连接。