[实用新型]一种处理器芯片

说明书

本实用新型涉及一种处理器芯片，所述处理器芯片包括具有数据处理能力的SOC芯片和非易失性存储芯片，所述非易失性存储芯片与所述SOC芯片连接，用于向所述SOC芯片提供数据存储空间，所述SOC芯片和所述非易失性存储芯片封装在同一个芯片中，形成单一芯片。本实用新型可以根据不同的需求，将不同数量的非易失性存储芯片和具有数据处理能力的SOC芯片集成在单一的芯片中，由于外置独立的非易失性存储芯片价格相对较低，所以，集成后的处理器芯片不仅具有较大的存储容量，而且相对内置大存储容量的处理器芯片的价格明显降低，大大节约了产品成本。

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种处理器芯片。

背景技术

目前，带有非易失性存储器的处理器芯片，获得了广泛的应用，例如常见的单片机产品，这类型的产品，相比其他需要外扩存储器的芯片，最大的特点是可以单芯片运行。设计这类型的产品，一个重要的考量因素是内部非易失性存储器的设计选择，目前有几种可以选择的方式：Flash单元、OTP(一次擦写存储器)、MTP（多次可擦写存储器）等。这些处理器芯片的内置存储容量越大，其价格越高。一些电子产品需要处理的数据量较大，只能采购价格很高的内置大存储容量的处理器芯片，如此，不利于降低电子产品的成本。

实用新型内容

本实用新型提供了一种处理器芯片，可以降低处理器芯片的产品成本。本实用新型所述的具体技术方案如下：

一种处理器芯片，包括具有数据处理能力的SOC芯片和非易失性存储芯片，所述非易失性存储芯片与所述SOC芯片连接，用于向所述SOC芯片提供数据存储空间，所述SOC芯片和所述非易失性存储芯片封装在同一个芯片中，形成单一芯片。该方案可以根据不同的需求，将不同数量的非易失性存储芯片和具有数据处理能力的SOC芯片集成在单一的芯片中，由于外置独立的非易失性存储芯片价格相对较低，所以，集成后的处理器芯片不仅具有较大的存储容量，而且相对内置大存储容量的处理器芯片的价格明显降低，大大节约了产品成本。

进一步地，所述SOC芯片包括CPU模块、芯片ID模块、加密生成模块、异或模块、数据重整模块和接口模块，其中：所述CPU模块包括数据输入端、数据输出端和升级端口，所述升级端口用于接收外部输入的数据；所述数据输出端连接至所述加密生成模块，用于输出数据至所述加密生成模块；所述数据输入端连接所述异或模块，用于输入经过解密后的非易失性存储芯片中存储的数据；所述加密生成模块分别与所述芯片ID模块和数据重整模块连接，用于接收所述芯片ID模块输出的ID码，并利用所述ID码对接收到的所述CPU模块输出的数据进行加密，然后输出至所述数据重整模块；所述数据重整模块通过所述接口模块连接至所述非易失性存储芯片，用于将所述加密生成模块输出的加密后的数据进行重新排序后，输出至所述非易失性存储芯片进行存储；所述数据重整模块还连接至所述异或模块，用于将所述非易失性存储芯片中的数据进行恢复排序后，输出至所述异或模块；所述异或模块分别与所述加密生成模块和CPU模块连接，用于将所述ID码和所述数据重整模块输出的恢复排序后的数据进行异或运算后，输出解密后的数据至所述CPU模块。该方案通过采用具有芯片ID模块、加密生成模块、异或模块和数据重整模块的电路结构，可以有效地进行数据的安全存储和读取，确保所述处理器芯片的性能。

进一步地，所述非易失性存储芯片采用4线SPI flash存储器，该方案可以进一步降低产品成本，并且SPI flash存储器接口简单，设计制造更容易。

进一步地，所述SPI flash存储器为两个，所述接口模块包含第一接口模块和第二接口模块，所述第一接口模块分别连接所述数据重整模块和一个所述SPI flash存储器，所述第二接口模块分别连接所述数据重整模块和另一个所述SPI flash存储器。该方案通过采用两片4线的SPI flash存储器，可以提升程序运行的速率，降低因为串行总线带来的效率变低的问题。

附图说明

图1为本实用新型实施例所述的处理器芯片的结构框图。