[实用新型]超低残压的双向ESD保护器件

说明书

超低残压的双向ESD保护器件，包括P‑区（101），位于P‑区（101）上方的P+层（102）和N阱（103）；左侧N阱（103）顶部设第一P+接触区（104）以及第一N+接触区（105），左侧N阱（103）上方为阴极金属电极（109）；右侧N阱（103）顶部设第二P+接触区（106）以及第二N+接触区（107），右侧N阱（103）上方为阳极金属电极（110）；其中阴极金属电极（109）、阳极金属电极（110）与下方P+层（102）、N阱（103）的硅表面的非接触区域由绝缘介质层（108）隔离；该器件为双向对称结构。本实用新型实现了实现超低残压，降低了对集成电路的影响。

技术领域

本实用新型属于电子科学与技术领域，主要涉及到集成电路静电放电(ESD-Electrostatic Discharge)保护领域，具体为超低残压的双向ESD保护器件。

背景技术

静电放电(ESD)现象广泛存在于日常环境中，它对于精密的集成电路来讲确实致命的威胁，是造成集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。因此，研究高性能、高可靠性的ESD防护器件对提高集成电路的成品率和可靠性具有至关重要的作用。

对于已经完成封装的芯片来说，各个电源、输入、输出引脚等位置及放电类型的差别被分为以下四种模式：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)，FIM(电场感应模式)。其中，HBM和MM模式是是工业界最为关心的两种最常见的静电放电模式。强的ESD脉冲不仅会造成芯片的硬失效，还可能由于ESD防护不当诱发闩锁（latch-up）、软失效（soft leakage）等。且在芯片的生产、制造、装配过程中，只有极少的ESD失效可以被筛选出来，这就会对集成电路系统造成极大的可靠性隐患。

对于集成电路而言，通常用作ESD保护的器件有二极管、GGNMOS(栅接地的NMOS)、BJT(三极管)、SCR(可控硅)等。但在某些特定应用中，需要ESD保护器件具有特定的触发电压，电流泄放能力较强，同时还需要保持低残压来降低系统功耗。本实用新型提供了一种新的技术方案，可以提供高泄放电流、低残压的ESD器件，且尽量保持低的电容，用于高速接口。

实用新型内容

为了解决以上技术问题，本实用新型提供超低残压的双向ESD保护器件，包括P-区，位于P-区上方的P+层和N阱；左侧N阱顶部设第一P+接触区以及第一N+接触区，左侧N阱上方为阴极金属电极；右侧N阱顶部设第二P+接触区以及第二N+接触区，右侧N阱上方为阳极金属电极；其中阴极金属电极、阳极金属电极与下方P+层、N阱的硅表面的非接触区域由绝缘介质层隔离。

该器件为双向对称结构，左右两侧N阱内的结构及金属电极在结构及工艺上完全一致；以保持该保护器件高度的正反向一致性特性。

左侧N阱内的第一N+接触区左右分别与第一P+接触区相切，且第一N+接触区位于N阱表面的中心区域，两侧的第一P+接触区也左右对称。

左右两侧N阱边界与P+层相切；其中P+层与P-区为电位浮空区域。

阴极金属电极与阳极金属电极为该保护器件的两个外界端口，芯片背面浮空，不再外接电极。

进一步的，表面P+层及其变形结构采用外延方式或后续扩散后推结的方式形成。P+层的浓度介于1e18cm^-3至1e20cm^-3之间。

进一步的，N阱由刻蚀后填充浓度1e16cm^-3至5e18cm^-3之间的硅形成，其刻蚀槽深度介于0.5um~2um之间，N阱间距小于1um。

进一步的，阴极金属电极和阳极金属电极的材料是金属硅化物。绝缘介质层的材料是二氧化硅。