[实用新型]基于FPGA的核电站数字控制计算机系统核心处理单元

说明书

基于FPGA的核电站数字控制计算机系统核心处理单元，包括处理器板卡、映射缓存板卡、存储器板卡和优先读取控制器板卡，所述的处理器板卡与映射缓存板卡之间通过数据总线和地址总线连接，所述的映射缓存板卡与存储器板卡之间通过交互总线和存储总线连接，所述的存储器板卡与优先读取控制器板卡之间通过存储总线连接，所述的处理器板卡、映射缓存板卡和存储器板卡均采用非易失性FPGA和SRAM配合的构架构成，所述的优先读取控制板卡采用非易失性FPGA芯片构成，功耗降低，减少了出错的几率，提高了系统的运行速度。

技术领域

本实用新型涉及核电站数字控制计算机系统技术领域，具体地说就是一种基于FPGA的核电站数字控制计算机系统核心处理单元，即一种数字控制计算机系统CPU核心处理单元的板卡设计，使用非易失性FPGA芯片加SRAM的构架实现核心处理单元的硬件设计。

背景技术

目前国内核电站的数字控制计算机系统，其CPU是基于PAL+逻辑器件架构，采用大量的PAL逻辑芯片和逻辑芯片搭建实现了SSCI-890核心处理单元。目前的SSCI-890核心处理单元由核心处理板卡、缓存功能板卡、存储器板卡和优先读取控制器四大主要板卡构成。涉及到的PAL芯片和逻辑器件数量众多，随着时间的推移，逻辑器件的发展速度十分迅速，PAL元器件的厂家基本停产，随着老化的严重已无法满足核电站长期稳定运行。所以需要对核电站的控制系统进行稳定改造，在改造的过程中，选用非易失性FPGA对PAL器件和逻辑器件进行改进。

SSCI-890核心处理单元的处理器板卡由60多片PAL芯片、40多片逻辑芯片以及少量SRAM芯片等设计完成；映射缓存板卡由40多片PAL芯片、40多片逻辑芯片以及少量SRAM芯片等设计完成；存储器板卡由10多片PAL芯片、20多片逻辑芯片以及少量SRAM芯片等设计完成；优先读取控制板卡由多片PAL芯片、20多片逻辑芯片等设计完成，原板卡构成功耗大，器件数量多，维护难度高。

发明内容

本实用新型的目的在于提供一种基于FPGA的核电站数字控制计算机系统核心处理单元，在硬件结构上对该核心处理单元使用非易失性FPGA芯片加SRAM的结构进行设计改进，最终实现其基本功能。

本实用新型解决其技术问题所采取的技术方案是：基于FPGA的核电站数字控制计算机系统核心处理单元，包括处理器板卡、映射缓存板卡、存储器板卡和优先读取控制器板卡，所述的处理器板卡与映射缓存板卡之间通过数据总线和地址总线连接，所述的映射缓存板卡与存储器板卡之间通过交互总线和存储总线连接，所述的存储器板卡与优先读取控制器板卡之间通过存储总线连接，所述的处理器板卡、映射缓存板卡和存储器板卡均采用非易失性FPGA和SRAM配合的构架构成，所述的优先读取控制板卡采用非易失性FPGA芯片构成。

作为优化，所述的处理器板卡包括非易失性FPGA模块和SRAM模块，所述的非易失性FPGA模块包括指令解析模块、数据计算和存储模块、虚拟终端的控制和交互模块、掉电重启模块和初始化模块。

作为优化，所述的指令解析模块包括：指令缓存模块、微指令解码模块、微指令计数器块、微指令地址存储模块、地址跳转模块、存储数据解码模块I、存储数据解码模块II、专用解码模块；

所述的数据计算和存储模块包括：数据计算和逻辑处理模块、程序计数器模块、寄存器文件存储模块、累加器模块、标志寄存器模块、写使能控制存储模块、控制存储模块；

所述的虚拟终端的控制和交互模块包括：终端交互模块、串行总线模块、字节掩码模块、缓存总线模块、文字数据驱动模块；