[实用新型]一种贴片式并联压敏电阻器

说明书

一种贴片式并联压敏电阻器，包括绝缘包封体、第一引脚和第二引脚，其特征在于还包括第一压敏介质芯片和第二压敏介质芯片，第一压敏介质芯片的上表面上、下表面上分别设有第一上电极、第一下电极，第二压敏介质芯片的上表面上、下表面上分别设有第二上电极、第二下电极，第一下电极与第二上电极连接，第一上电极通过导电连接件与第二下电极连接，第一引脚与第一下电极和/或第二上电极连接，第二引脚与第一上电极或第二下电极连接，第一引脚、第二引脚处在绝缘包封体外面的部分分别具有一片状的水平连接段。本实用新型具有较高的脉冲冲击耐受能力且和较小的尺寸，实现了压敏电阻器的小型化，且适用于印刷电路板的表面安装。

技术领域

本实用新型涉及压敏电阻器，具体涉及一种贴片式并联压敏电阻器。

背景技术

压敏电阻器应用于电力电子线路中吸收异常过电压，以保护线路系统。电力电子系统中常会因雷电或负载引起线路异常过电压，压敏电阻器用于电力电子线路中吸收或抑制异常过电压，能够保护设备免受破坏。

压敏电阻器一般包括压敏介质芯片（如氧化锌压敏电阻器介质芯片）、绝缘包封体、两个电极（如银电极）和两个引脚，两个电极分别设于压敏介质芯片的两个面上，两个引脚分别与两个电极连接（如焊接），绝缘包封体将压敏介质芯片、两个电极包封住，绝缘包封体还将两个引脚与两个电极焊接的部分包封住。两个引脚处在绝缘包封体外面的部分用于压敏电阻器与外部电路连接。

为了使压敏电阻器获得更高的脉冲冲击耐受能力，目前通常采用增大压敏介质芯片的尺寸的方式，即是增大压敏介质芯片两个面的面积，这样使整个压敏电阻器尺寸较大，需要占用较大的安装空间，而整机体积要求越来越小，对压敏电阻器也有了相应的要求，即在产品性能不变的情况下体积越来越小。另外，压敏电阻器的引脚通常为线状引脚，通过插装方式安装在印刷电路板上的元件插孔中，需要占用较大的安装空间，且需在印刷电路板上钻孔，受印刷电路板厚度、孔距、孔径影响，不利于自动化、规模化生产，成本较高。

发明内容

本实用新型所要解决的技术问题是提供一种贴片式并联压敏电阻器，这种贴片式并联压敏电阻器具有较高的脉冲冲击耐受能力且和较小的尺寸，实现了压敏电阻器的小型化，且适用于印刷电路板的表面安装。采用的技术方案如下：

一种贴片式并联压敏电阻器，包括绝缘包封体、第一引脚和第二引脚，其特征在于还包括第一压敏介质芯片和第二压敏介质芯片，第一压敏介质芯片处在第二压敏介质芯片的正上方，第一压敏介质芯片的上表面上设有第一上电极，第一压敏介质芯片的下表面上设有第一下电极，第二压敏介质芯片的上表面上设有第二上电极，第二压敏介质芯片的下表面上设有第二下电极，第一下电极与第二上电极连接，第一上电极通过导电连接件与第二下电极连接，第一引脚与第一下电极和/或第二上电极连接，第二引脚与第一上电极或第二下电极连接，绝缘包封体将第一压敏介质芯片、第二压敏介质芯片、第一上电极、第一下电极、第二上电极、第二下电极包封住，第一引脚、第二引脚处在绝缘包封体外面的部分分别具有一片状的水平连接段。

绝缘包封体还将第一引脚与第一下电极或第二上电极连接的部分，以及第二引脚与第一上电极或第二下电极连接的部分包封住。第一引脚水平连接段、第二引脚的水平连接段用于贴片式并联压敏电阻器与外部电路的连接（例如印刷电路板焊接）。

通常，第一引脚的水平连接段和第二引脚的水平连接段处在同一高度位置。

一种具体方案中，上述第一引脚的水平连接段和第二引脚的水平连接段均处在绝缘包封体的正下方。优选上述第一引脚的水平连接段和第二引脚的水平连接段均紧贴绝缘包封体的下表面。

另一种具体方案中，上述第一引脚的水平连接段和第二引脚的水平连接段分别处在绝缘包封体的两侧。通常，第一引脚的水平连接段的下表面、第二引脚的水平连接段的下表面与绝缘包封体的下表面处在同一高度位置，或者第一引脚的水平连接段的下表面及第二引脚的水平连接段的下表面位置略低于绝缘包封体的下表面。