[实用新型]一种超结功率半导体器件

说明书

本实用新型涉及半导体技术领域，具体公开了一种超结功率半导体器件，包括：第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，第一导电类型漂移区内设置有第一导电类型柱、第二导电类型第一柱和第二导电类型第二柱，每个第二导电类型第二柱的两侧均与第二导电类型第一柱相邻；第二导电类型第一柱上设置有第二导电类型体区；第二导电类型体区的上方设置有第一栅电极，第二导电类型第二柱上方设置有第二栅电极，第一栅电极和第二栅电极被第二绝缘介质层间隔且电性连接。本实用新型提供的超结功率半导体器件可以改善超结半导体器件的开关特性。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种超结功率半导体器件。

背景技术

在中高压功率半导体器件领域，超结结构（Super Junction）已经被广泛采用，对比传统功率MOSFET器件，超结结构MOSFET器件能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于半导体器件的漂移区内，形成于漂移区内的超结结构包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，且N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压；当器件导通时，由于超结器件漂移区的电阻率更低，所以超结器件的导通电阻可以较普通器件大幅度降低，超结MOSFET器件的导通电阻较普通VDMOS器件可以降低70%左右。

在器件开关过程中，由于超结结构中的P柱和N柱仅需要较低的漏极耐压（Vds）就会分别耗尽，导致超结MOSFET的密勒电容（Cgd）在几十伏的漏源电压下出现一个急剧的下降，并在此后维持一个较小值，密勒电容整体呈现明显的非线性特性。超结MOSFET的这种密勒电容的非线性特性，在器件开关过程中，极易造成栅极电压震荡，这种震荡会影响系统的稳定性和EMI特性，限制了超结MOSFET等器件的大范围使用。

在超结MOSFET的实际应用中，为改善超结MOSFET的开关特性，一般会采用在超结MOSFET周边增加分立的电阻、电容等方式，降低超结器件开关速度，但这些方法一方面会增加器件的开关损耗，另一方面周边器件的增加，会导致系统成本的上升，同时也会降低系统可靠性。

因此，如何改善超结半导体器件的开关特性成为本领域技术人员亟待解决的技术问题。

发明内容

本实用新型提供了一种超结功率半导体器件，解决相关技术中存在的超结半导体器件的开关特性的问题。

作为本实用新型的第一个方面，提供一种超结功率半导体器件，包括：半导体基板，所述半导体基板包括第一导电类型衬底及位于所述第一导电类型衬底上的第一导电类型漂移区，所述第一导电类型漂移区背离所述第一导电类型衬底的表面为所述半导体基板的第一主面，所述第一导电类型衬底背离所述第一导电类型漂移区的表面为所述半导体基板的第二主面，其中，

所述第一导电类型漂移区内设置有超结结构，所述超结结构包括第一导电类型柱、第二导电类型第一柱和第二导电类型第二柱，所述第一导电类型柱、第二导电类型第一柱和第二导电类型第二柱均沿所述第一主面指向所述第二主面的方向延伸，每个所述第二导电类型第二柱的两侧均与所述第二导电类型第一柱相邻，且被所述第一导电类型柱间隔，所述第二导电类型第一柱和所述第二导电类型第二柱电性连接；

所述第二导电类型第一柱上设置有第二导电类型体区，且所述第二导电类型体区位于所述第一导电类型漂移区内；

所述第二导电类型体区的上方设置有第一栅电极，所述第一栅电极被栅介质层和第二绝缘介质层包围，所述第二导电类型第二柱上方设置有第二栅电极，所述第二栅电极被第一绝缘介质层和第二绝缘介质层包围，所述第一栅电极和所述第二栅电极被所述第二绝缘介质层间隔且电性连接，所述第一绝缘介质层的厚度不小于所述栅介质层的厚度。