[实用新型]集成电路和半导体晶片

权利要求书

1.一种集成电路，其特征在于，包括至少一个存储器单元，其中所述至少一个存储器单元包括：

反熔丝器件，包括具有控制栅极和第二栅极的状态晶体管，其中所述第二栅极被配置为相对所述控制栅极处于浮置，以便在所述反熔丝器件上赋予非击穿状态，或者其中所述第二栅极被配置为电耦合至所述控制栅极，以便在所述反熔丝器件上赋予击穿状态。

2.根据权利要求1所述的集成电路，其特征在于，所述状态晶体管包括：

第一多晶硅区域，其中所述第二栅极包括所述第一多晶硅区域；

第二多晶硅区域，通过介电材料层与所述第一多晶硅区域分隔开，其中所述控制栅极包括所述第二多晶硅区域；以及

其中所述反熔丝器件的所述击穿状态由穿过所述介电材料层在所述第一多晶硅区域和所述第二多晶硅区域之间的电连接形成。

3.根据权利要求1所述的集成电路，其特征在于，进一步包括导电连接元件，所述导电连接元件包括电耦合到所述第二栅极的第一端和延伸到所述集成电路的外围边缘的自由的第二端。

4.根据权利要求3所述的集成电路，其特征在于，包括密封环，所述密封环包括围绕所述集成电路的整个外围延伸的金属迹线和过孔，所述连接元件包括与所述密封环交叉的交叉部分，所述第二端位于所述密封环和所述外围边缘之间。

5.根据权利要求2所述的集成电路，其特征在于，进一步包括：

半导体阱，具有由掩埋半导体区域界定的底部；

绝缘的垂直电极，在所述半导体阱中，从所述半导体阱的上表面向下延伸到靠近所述半导体阱的所述底部的区域；

重n掺杂区域，提供在所述垂直电极和所述掩埋半导体区域之间的电连续性；

其中所述垂直电极包括所述第一多晶硅区域并且形成所述第二栅极，所述状态晶体管是垂直晶体管。

6.根据权利要求5所述的集成电路，其特征在于，进一步包括导电连接元件，所述导电连接元件包括电耦合到所述第二栅极的第一端和延伸到所述集成电路的外围边缘的自由的第二端。

7.根据权利要求6所述的集成电路，其特征在于，包括密封环，所述密封环包括围绕所述集成电路的整个外围延伸的金属迹线和过孔，所述连接元件包括与所述密封环交叉的交叉部分，所述第二端位于所述密封环和所述外围边缘之间。

8.根据权利要求1所述的集成电路，其特征在于，进一步包括存储器模块，所述存储器模块包括根据矩阵架构互连的多个存储器单元，其中每个存储器单元包括存取晶体管，所述存取晶体管被耦合在所述状态晶体管和由所有所述存储器单元共用的读取线之间。

9.根据权利要求8所述的集成电路，其特征在于，所述状态晶体管包括：

第一多晶硅区域，其中所述第二栅极包括所述第一多晶硅区域；

第二多晶硅区域，通过介电材料层与所述第一多晶硅区域分隔开，其中所述控制栅极包括所述第二多晶硅区域；以及

其中所述反熔丝器件的所述击穿状态由穿过所述介电材料层在所述第一多晶硅区域和所述第二多晶硅区域之间的电连接形成。

10.根据权利要求9所述的集成电路，其特征在于，多个存储器单元共享同一个所述第一多晶硅区域。

11.根据权利要求1所述的集成电路，其特征在于，所述集成电路是芯片卡的部件。

12.根据权利要求1所述的集成电路，其特征在于，进一步包括用于通过以下步骤读取所述至少一个存储器单元的装置：

偏置所述状态晶体管的所述控制栅极；以及

读取所述状态晶体管的漏极电流，其中低于阈值的漏极电流指示所述反熔丝器件的所述非击穿状态，并且其中高于所述阈值的漏极电流指示所述反熔丝器件的击穿状态。