[实用新型]一种立体封装DDR2 SDRAM存储器有效

申请号：	201921475085.3	申请日：	2019-09-06
公开（公告）号：	CN210467839U	公开（公告）日：	2020-05-05
发明（设计）人：	颜军;陈像;潘申林;王烈洋;占连样	申请（专利权）人：	珠海欧比特宇航科技股份有限公司
主分类号：	H01L27/108	分类号：	H01L27/108;H01L23/552
代理公司：	广州嘉权专利商标事务所有限公司 44205	代理人：	郑晨鸣
地址：	519080 广东省珠***	国省代码：	广东;44
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种立体封装 ddr2 sdram 存储器
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本实用新型公开一种立体封装DDR2SDRAM存储器，包括封装体以及均设置在封装体内的引脚底板和多个芯片层；引脚底板上设置有第一引线桥以及用于对外连接的信号引脚，第一引线桥通过走线与信号引脚关联连接；多个芯片层从下往上依次堆叠在引脚底板上，每个芯片层包括基板和DDR2芯片，基板上设置有关联连接的第二引线桥和信号连接线，DDR2芯片叠放在基板上，且与信号连接线关联连接；封装体的外表面设置有镀金连接线和金属屏蔽层，镀金连接线将多个基板的第二引线桥关联连接后与第一引线桥关联连接，金属屏蔽层与引脚底板的接地信号引脚关联连接。本实用新型具有抗振动冲击能力，而且在封装体的表面设置有金属屏蔽层，可以提高存储器的抗电离辐射能力。

技术领域

本实用新型涉及存储设备技术领域，具体涉及一种立体封装DDR2 SDRAM存储器。

背景技术

目前大部分集成电路均采用平面贴装形式，即在同一个平面内集成单个芯片。当一些器件高度超过10mm时，该芯片在振动、机械冲击试验中管脚容易损伤，抗冲击能力差，严重时造成芯片跌落。在辐照试验中普通芯片由于受工艺水平的限制，一般器件抗辐射能力较差，只有经过抗辐射加固的芯片，在抗辐射试验中才能满足相应标准。特别在航空、航天应用领域，发射的卫星、探测器都是经过运载火箭搭载进入太空，且太空中电离辐射环境复杂，这就要求芯片必须具备抗振动冲击能力，抗电离辐射能力等。

发明内容

针对现有技术的不足，本实用新型提供一种立体封装DDR2 SDRAM存储器，用于解决现有的DDR2 SDRAM存储器抗振动冲击能力和抗电离辐射能力不足的问题。

本实用新型的内容如下：

一种立体封装DDR2 SDRAM存储器，包括封装体以及均设置在所述封装体内的引脚底板和多个芯片层；

所述引脚底板上设置有第一引线桥以及用于对外连接的信号引脚，所述第一引线桥通过走线与所述信号引脚关联连接；

多个所述芯片层从下往上依次堆叠在所述引脚底板上，每个所述芯片层包括基板和DDR2芯片，所述基板上设置有关联连接的第二引线桥和信号连接线，所述DDR2芯片叠放在所述基板上，且与所述信号连接线关联连接；

所述封装体的外表面设置有镀金连接线和金属屏蔽层，所述镀金连接线将多个所述基板的第二引线桥关联连接后与所述第一引线桥关联连接，所述金属屏蔽层与所述引脚底板的接地信号引脚关联连接。

优选的，所述金属屏蔽层为镍合金屏蔽层。

优选的，所述DDR2芯片采用容量为128M，数据总线宽度为8位的DDR2芯片。

优选的，所述芯片层的数量为八层。

优选的，多个所述DDR2芯片的CS片选信号线、CK时钟信号线和CKE时钟使能信号线分别对应复合。

优选的，多个所述DDR2芯片的数据总线并置。