[实用新型]集成电路的封装结构及半导体封装装置有效
申请号: | 201921508087.8 | 申请日: | 2019-09-11 |
公开(公告)号: | CN210167347U | 公开(公告)日: | 2020-03-20 |
发明(设计)人: | 黄水木 | 申请(专利权)人: | 力智电子股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/66 |
代理公司: | 中国商标专利事务所有限公司 11234 | 代理人: | 张立晶;林琳 |
地址: | 中国台湾新竹县*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 封装 结构 半导体 装置 | ||
本实用新型提供一种集成电路的封装结构,包含晶粒、密封环、残留测试结构及保护层,晶粒具有电路区、边界区、侧壁与切割边界,切割边界与侧壁位于边界区;密封环设置于晶粒上且位于电路区与边界区之间;残留测试结构设置于晶粒上且位于切割边界与侧壁之间;保护层自电路区延伸设置于边界区,且覆盖密封环与残留测试结构,保护层并覆盖密封环与残留测试结构之间的边界区,此封装结构可有效抑制测试结构残留所造成的影响,以提升产品的生产良率。本实用新型另提供一种包含上述集成电路的封装结构的半导体封装装置。
技术领域
本实用新型涉及集成电路的封装结构,尤其是关于一种提升工艺良率的集成电路的封装结构及半导体封装装置。
背景技术
半导体装置通常是由晶圆上的晶粒切割封装而成,近年随着晶圆上的晶粒配置积集度越来越高的情况下,测试结构的配置也越来越靠近晶粒,使得切割后的晶粒上会有残留测试结构,而残留测试结构在后续封装工艺中会造成灌胶不完全,导致后续的金属化工艺良率不佳。
实用新型内容
本实用新型的目的在于提供一种集成电路的封装结构,可有效抑制残留测试结构所造成的影响,以提升后续封装金属化工艺的良率。
于一实施例,本实用新型提供一种集成电路的封装结构,其包含晶粒、密封环、残留测试结构及保护层,晶粒具有电路区、边界区、侧壁与切割边界,切割边界与侧壁位于边界区;密封环设置于晶粒上且位于电路区与边界区之间;残留测试结构设置于晶粒上且位于切割边界与侧壁之间;保护层自电路区延伸设置于边界区,且覆盖密封环与残留测试结构,保护层并覆盖密封环与残留测试结构之间的边界区。
于一实施例,残留测试结构包含金属层。
于一实施例,保护层为有机绝缘材料层。
于一实施例,本实用新型的集成电路的封装结构还包含冶金层,冶金层设置于保护层上且电连接晶粒。
于另一实施例,本实用新型提供一种半导体封装装置,其包含上述的集成电路的封装结构、被动元件、封装体及金属层,被动元件与集成电路的封装结构分离地水平配置;封装体包覆集成电路的封装结构及被动元件,封装体具有顶面,被动元件与集成电路的封装结构于顶面具有露出部,且露出部与顶面共平面;金属层配置于顶面上,且电性连接被动元件与集成电路的封装结构。
于一实施例,所述残留测试结构包含金属层。
于一实施例,所述保护层为有机绝缘材料层。
于一实施例,所述集成电路的封装结构还包含冶金层,所述冶金层设置于所述保护层上且电连接所述晶粒及所述金属层。
于一实施例,金属层为图案化金属层,共形地形成于顶面上。
相较于现有技术,根据本实用新型所公开的集成电路的封装结构及包含此集成电路的封装结构的半导体封装装置是通过在测试结构上配置保护层,可在切割程序中压住测试结构,防止残留测试结构翘曲产生毛边,在后续封装工艺中就不会阻碍封装材料流动而降低工艺良率。
关于本实用新型的优点与精神可以通过以下的实用新型详述及所附附图得到进一步的了解。
附图说明
图1为本实用新型一实施例的集成电路的封装结构的立体示意图。
图2为本实用新型一实施例的集成电路的封装结构沿切线AA的切面示意图。
图3A至图3C为制作本实用新型的集成电路的封装结构的一实施例的方法步骤剖面示意图。
图3D为图3B的局部平面示意图。
图4A及图4B为制作本实用新型的集成电路的封装结构的另一实施例的方法步骤剖面示意图及局部平面示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力智电子股份有限公司,未经力智电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201921508087.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:三相PWM整流器的软启动电路
- 下一篇:开关柜后门联锁机构