[实用新型]数据处理器

权利要求书

1.一种数据处理器，其特征在于，所述数据处理器包括：第一乘法运算电路、第二乘法运算电路以及部分积交换电路，所述第一乘法运算电路包括第一编码支路、第一选择支路以及第一压缩支路，所述第二乘法运算电路包括第二编码支路、第二选择支路以及第二压缩支路；所述第一乘法运算电路的输出端与所述部分积交换电路的第一输入端连接，所述部分积交换电路的第一输出端与所述第二乘法运算电路的第一输入端连接，所述第二乘法运算电路的输出端与所述部分积交换电路的第二输入端连接，所述部分积交换电路的第二输出端与所述第一乘法运算电路的输入端连接；

其中，所述第一编码支路用于对接收到的第一数据进行编码处理，得到符号位扩展后的第一部分积，所述第一选择支路用于从所述符号位扩展后的第一部分积中选择目标编码的第一部分积，所述第一压缩支路用于对所述目标编码的第一部分积进行压缩处理，得到第一目标运算结果，所述第二编码支路用于对接收到的第二数据进行编码处理，得到符号位扩展后的第二部分积，所述第二选择支路用于从所述符号位扩展后的第二部分积中选择目标编码的第二部分积，所述第二压缩支路用于对所述目标编码的第二部分积进行压缩处理，得到第二目标运算结果，所述部分积交换电路用于对所述符号位扩展后的第一部分积，以及所述符号位扩展后的第二部分积进行交换。

2.根据权利要求1所述的数据处理器，其特征在于，所述第一乘法运算电路和所述第二乘法运算电路中均包括第一输入端，用于接收功能选择模式信号；所述部分积交换电路中包括第三输入端，用于接收所述功能选择模式信号；所述功能选择模式信号用于确定所述数据处理器当前可处理的对应模式的数据运算。

3.根据权利要求1或2所述的数据处理器，其特征在于，所述第一乘法运算电路包括：第一修正编码子电路、第一部分积选择子电路以及第一修正压缩子电路，所述第一修正编码子电路的输出端与所述第一部分积选择子电路的第一输入端连接，所述第一部分积选择子电路的第二输入端与所述部分积交换电路的第二输出端连接，所述第一部分积选择子电路的输出端与所述第一修正压缩子电路的第一输入端连接；

所述第一修正编码子电路用于对接收到的所述第一数据进行布斯编码处理，得到所述符号位扩展后的第一部分积，所述第一部分积选择子电路用于接收所述部分积交换电路输出的所述符号位扩展后的第二部分积，并且对所述符号位扩展后的第一部分积进行选择，将接收到的所述符号位扩展后的第二部分积，以及选择后得到的所述符号位扩展后的第一部分积，作为所述目标编码的第一部分积输入至所述第一修正压缩子电路，所述第一修正压缩子电路用于对所述目标编码的第一部分积进行累加处理。

4.根据权利要求3所述的数据处理器，其特征在于，所述第一修正编码子电路包括：低位布斯编码单元、低位部分积获取单元、选择器、高位布斯编码单元、高位部分积获取单元、低位选择器组单元以及高位选择器组单元；所述低位布斯编码单元的第一输出端与所述选择器的输入端连接，所述低位布斯编码单元的第二输出端与所述低位部分积获取单元的第一输入端连接，所述选择器的输出端与所述高位布斯编码单元的第一输入端连接，所述高位布斯编码单元的输出端与所述高位部分积获取单元的第一输入端连接，所述低位选择器组单元的输出端与所述低位部分积获取单元的第二输入端连接，所述高位选择器组单元的输出端与所述高位部分积获取单元的第二输入端连接；

其中，所述低位布斯编码单元用于对接收到的所述第一数据中的低位数据进行布斯编码处理得到第一低位目标编码，所述低位部分积获取单元用于根据所述第一低位目标编码，得到符号位扩展后的第一低位部分积，所述选择器用于选通所述第一数据中的高位数据进行布斯编码时的补位数值，所述高位布斯编码单元用于对接收到的第一数据中的所述高位数据以及所述补位数值，进行布斯编码处理得到第一高位目标编码，所述高位部分积获取单元用于根据所述第一高位目标编码，得到符号位扩展后的第一高位部分积，所述低位选择器组单元用于选通所述符号位扩展后的第一低位部分积中的数值，所述高位选择器组单元用于选通所述符号位扩展后的第一高位部分积中的数值。