[实用新型]存储器

权利要求书

1.一种存储器，其特征在于，包括：

输入模块，用于接收至少包含访问地址、命令以及解码选择指令的地址/命令输入信号，所述访问地址包括块地址、行地址以及列地址；

存储阵列，包括多个存储块，每个存储块包括多个阵列排布的存储单元；

控制模块，包括多个存储块本地控制单元，各存储块本地控制单元分别连接至各存储块，用于对具有对应的块地址的地址/命令输入信号进行解码，以选定与所述访问地址对应的存储单元，所述存储块本地控制单元包括：

至少一个解码单元，所述解码单元用于对地址/命令输入信号进行冗余解码或正常解码，所述解码单元的输入端耦合至所述输入模块，所述解码单元的输出端耦合至所述存储单元；

选择模块，所述选择模块的输入端耦合至所述输入模块、所述选择模块的输出端耦合至所述解码单元，用于根据所述地址/命令输入信号中的解码选择指令，向所述解码单元输出第一使能信号，以控制所述解码单元对所述地址/命令输入信号进行与所述解码选择指令对应的冗余解码或正常解码。

2.根据权利要求1所述的存储器，其特征在于，所述解码单元包括冗余预解码单元、正常预解码单元以及二级解码单元；所述选择模块的输出端耦合至所述冗余预解码单元的使能端和所述正常预解码单元的使能端；所述冗余预解码单元、正常预解码单元的输出端均耦合至所述二级解码单元的输入端。

3.根据权利要求1所述的存储器，其特征在于，所述存储块本地控制单元还包括地址比较单元，所述地址比较单元输入端耦合至所述输入模块，所述地址比较单元的输出端耦合至所述解码单元，所述地址比较单元用于存储缺陷地址信息，并且将所述地址/命令输入信号内的访问地址与所述缺陷地址信息进行比较，并根据比较结果，输出第二使能信号，用于控制所述解码单元对所述地址/命令输入信号进行冗余解码或正常解码。

4.根据权利要求1所述的存储器，其特征在于，所述输入模块包括：输入接口，耦合至所述输入接口的缓冲单元、耦合至所述缓冲单元输出端的逻辑控制单元以及耦合至所述逻辑控制单元输出端的正常地址锁存单元。

5.根据权利要求4所述的存储器，其特征在于，所述存储块本地控制单元还包括：第一本地锁存单元，所述第一本地锁存单元的输入端耦合至所述输入模块的正常地址锁存单元的输出端。

6.根据权利要求4所述的存储器，其特征在于，所述输入接口包括多个输入管脚，所述地址/命令输入信号包括多组数字信号，其中每一组数字信号均包括通过所述多个输入管脚输入的多个电平信号，其中，所述解码选择指令为其中一组数字信号中的一个管脚输入的电平信号，所述解码选择指令对应于对所述地址/命令输入信号的解码方式。

7.根据权利要求1所述的存储器，其特征在于，所述选择模块包括：多路选择器，所述多路选择器的第一输入端耦合至所述输入模块，第二输入端连接一参考电平，控制端连接至一测试控制信号，所述测试控制信号用于控制所述多路选择器输出所述第一输入端或所述第二输入端对应的信号。

8.根据权利要求7所述的存储器，其特征在于，所述选择模块还包括：测试使能锁存单元，所述测试使能锁存单元的输入端耦合至所述多路选择器的输出端。

9.根据权利要求8所述的存储器，其特征在于，所述解码单元还包括：第二本地锁存单元，所述第二本地锁存单元的输入端耦合至所述选择模块的测试使能锁存单元的输出端。

10.根据权利要求1所述的存储器，其特征在于，所述存储块本地控制单元，包括两个解码单元，分别用于对访问地址内的行地址和列地址进行解码。