[实用新型]一种基于FPGA的测试单元及其测试系统

权利要求书

1.一种基于FPGA的测试单元，其特征在于，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。

2.根据权利要求1所述的测试单元，其特征在于，所述地址产生单元包括24bitX地址产生器和24bitY地址产生器，所述24bitX地址产生器与所述24bitY地址产生器信号连接。

3.根据权利要求2所述的测试单元，其特征在于，所述24bitX地址产生器包括4个24bitX地址计数器，所述Y地址产生器包括4个24bitY地址计数器，所述24bitX地址计数器与24bitY地址计数器链接。

4.根据权利要求1所述的测试单元，其特征在于，所述数据产生单元包括用于逻辑运算信息地址的2bit数据产生器，所述2bit数据产生器与所述地址产生单元信号连接。

5.根据权利要求4所述的测试单元，其特征在于，所述2bit数据产生器包括两个对X地址和Y地址进行逻辑运算的逻辑运算模块。

6.根据权利要求5所述的测试单元，其特征在于，所述逻辑运算包括与运算、或运算和异或运算。

7.一种测试系统，其特征在于，其包括上述权利要求1-5中任一项所述的测试单元，其还包括向量存储器、地址编码存储器、时序控制器、用于驱动测试信息的驱动器、用于接收待测芯片测试反馈信息的接收器和用于存储错误信息的错误存储器，所述向量存储器、所述地址编码存储器、所述时序控制器、所述接收器分别与所述FPGA电性连接，所述时序控制器与所述驱动器信号连接，所述驱动器通过待测芯片与所述接收器信号连接，所述地址编码存储器与所述地址编码控制单元信号连接，所述错误存储器与所述错误存储控制单元信号连接。

8.根据权利要求7所述的测试系统，其特征在于，所述向量存储器包括设置有多种运算指令的地址信息寄存器和数据信息寄存器，所述向量存储器通过调用所述运算指令，设置所述地址信息寄存器和所述数据信息寄存器，而生成多种测试算法的测试向量，并存储该测试向量。

9.根据权利要求8所述的测试系统，其特征在于，所述运算指令包括加指令、减指令和移位指令。