[实用新型]一种基于FPGA的测试单元及其测试系统

说明书

本实用新型公开了一种基于FPGA的测试单元，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。本实用新型还公开了一种测试系统。其能存储待测芯片在测试中出现的错误信息，而可以分析待测芯片出现错误的内在原因。

技术领域

本实用新型涉及芯片测试技术领域，尤其涉及一种基于FPGA的测试单元及其测试系统。

背景技术

芯片是各种电子器件或设备的心脏或电脑，其重要性不言而喻，芯片的质量直接决定了电子器件或设备的质量，所以芯片的质量是重中之重，为了保证芯片的质量，在芯片出厂前对芯片质量的测试，就成为必须的工艺。

但传统的芯片测试，主要是反复的向待测芯片进行基本的读写操作的过程，这种方式能够起到加速待测芯片工作的作用，但是传统的测试方式，缺乏对待测芯片测试过程中的状态监测，不能发现待测芯片测试时出现的错误信息，更加无法近一步分析待测芯片错误信息应对的内在原因。

实用新型内容

为了克服现有技术的不足，本实用新型的目的之一在于提供一种基于FPGA的测试单元，其能存储待测芯片在测试中出现的错误信息，而可以分析待测芯片出现错误的内在原因；

本实用新型的目的之二在于提供一种测试系统；

本实用新型的目的之一采用以下技术方案实现：

一种基于FPGA的测试单元，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。

优选的，所述地址产生单元包括24bitX地址产生器和24bitY地址产生器，所述24bitX地址产生器与所述24bitY地址产生器信号连接。

优选的，所述24bitX地址产生器包括4个24bitX地址计数器，所述Y地址产生器包括4个24bitY地址计数器，所述24bitX地址计数器与24bitY地址计数器链接。

优选的，所述数据产生单元包括用于逻辑运算信息地址的2bit数据产生器，所述2bit数据产生器与所述地址产生单元信号连接。

优选的，所述2bit数据产生器包括两个对X地址和Y地址进行逻辑运算的逻辑运算模块。

优选的，所述逻辑运算包括与运算、或运算和异或运算。

本实用新型的目的之二采用以下技术方案实现：

一种测试系统，其包括上述的测试单元，其还包括向量存储器、地址编码存储器、时序控制器、用于驱动测试信息的驱动器、用于接收待测芯片测试反馈信息的接收器和用于存储错误信息的错误存储器，所述向量存储器、所述地址编码存储器、所述时序控制器、所述接收器分别与所述FPGA电性连接，所述时序控制器与所述驱动器信号连接，所述驱动器通过待测芯片与所述接收器信号连接，所述地址编码存储器与所述地址编码控制单元信号连接，所述错误存储器与所述错误存储控制单元信号连接。

优选的，所述向量存储器包括设置有多种运算指令的地址信息寄存器和数据信息寄存器，所述向量存储器通过调用所述运算指令，设置所述地址信息寄存器和所述数据信息寄存器，而生成多种测试算法的测试向量，并存储该测试向量。

优选的，所述运算指令包括加指令、减指令和移位指令。

相比现有技术，本实用新型的有益效果在于：