[实用新型]具有肖特基金属结的半导体装置

说明书

本实用新型公开了一种具有肖特基金属结的半导体装置，包括衬底以及形成于衬底表面的外延层，所述外延层上设有多个沟槽，每一沟槽内填充有多晶硅，且所述多晶硅与沟槽之间形成有栅氧化层，该多晶硅上表面形成有第一金属层，所述外延层与多晶硅相邻的上表面处形成有第二金属层，且该外延层上表面还形成有所述第一金属层，所述第二金属层和外延层形成的肖特基势垒与第一金属层和外延层形成的肖特基势垒大小不同。本实用新型采用两种不同的势垒金属作为肖特基接触，在器件反向阻挡情况下，可以利用高势垒的肖特基金属对低势垒肖特基金属的电场屏蔽作用，降低肖特基势垒电流，而在器件正向导通时，器件因低势垒肖特基金属仍具有较低的导通压降。

技术领域

本实用新型涉及半导体器件技术领域，更具体地涉及一种具有肖特基金属结的半导体装置。

背景技术

众所周知，以实用新型人肖特基博士(Schottky)命名的肖特基二极管，是利用金属与半导体接触形成的金属－半导体势垒原理制作的。肖特基器件的特性主要受肖特基接触势垒的影响，例如其反向击穿电压、反向电流和正向导通压降等均与选用肖特基金属的势垒大小有关，目前常规TMBS(Trench MOS Barrier Schottky Diode，沟槽MOS型肖特基势垒二极管)器件采用钛金属势垒结构，其接触接触电势约0.69V，这种势垒对于常规100V器件来说，漏电在10微安左右，器件导通压降0.6V左右，在这种系统应用中器件具有较好的能效。但对于高压150-300V器件来说，电源系统中需要器件漏电流尽可能低，常温下漏电需要小于1微安，对于钛肖特基金属来说，漏电小于1微安很难达到。

因钛金属具有较低的肖特基势垒，铂具有较高的肖特基势垒，少量铂金属会提升肖特基金属的接触势垒，为了改善肖特基二极管的漏电流，提出在钛金属中掺杂铂，以获得较低的漏电流，但是这种合金肖特基接触势垒只是做了势垒高度的调整，合金肖特基接触势垒高度介于钛肖特基势垒与铂肖特基接触势垒之间，掺铂后，肖特基势垒高度的提高在获得较低漏电流的前提下，器件开启电压也增大。

鉴于此，有必要提供一种在不影响器件开启电压的前提下获得较低的漏电流的具有肖特基金属结的半导体装置以解决上述缺陷。

实用新型内容

本实用新型所要解决的技术问题是提供一种在不影响器件开启电压的前提下获得较低的漏电流的具有肖特基金属结的半导体装置。

为解决上述技术问题，根据本实用新型的一方面，提供一种具有肖特基金属结的半导体装置，其包括衬底以及形成于衬底表面的外延层，所述外延层上设有多个沟槽，每一沟槽内填充有多晶硅，且所述多晶硅与沟槽之间形成有栅氧化层，该多晶硅上表面形成有第一金属层，所述外延层与多晶硅相邻的上表面处形成有第二金属层，且该外延层上表面还形成有所述第一金属层，所述第二金属层和外延层形成的肖特基势垒与第一金属层和外延层形成的肖特基势垒大小不同。

其进一步技术方案为：每两个沟槽之间的外延层上表面的中部形成所述第一金属层，所述第二金属层形成于该第一金属层两侧。

其进一步技术方案为：所述第二金属层的宽度为0.1-0.8μm。

其进一步技术方案为：所述沟槽的深度为0.5um-5um。

与现有技术相比，本实用新型具有肖特基金属结的半导体装置在不影响器件开启电压的前提下获得较低的漏电流，其在外延层上形成有两种不同的金属层，第二金属层和外延层形成的肖特基势垒与第一金属层和外延层形成的肖特基势垒大小不同，即其采用两种不同的势垒金属作为肖特基接触，在器件反向阻挡情况下，可以利用高势垒的肖特基金属对低势垒肖特基金属的电场屏蔽作用，同时结合沟槽肖特基二极管本身具有的沟槽电场屏蔽效应，进一步降低肖特基势垒电流，而在器件正向导通时，具有低势垒的肖特基二极管优先导通，器件因低势垒肖特基金属仍具有较低的导通压降。

附图说明

图1是本实用新型具有肖特基金属结的半导体装置一具体实施例的结构示意图。