[实用新型]低成本防连锡PCB板有效
申请号: | 201922142142.2 | 申请日: | 2019-12-04 |
公开(公告)号: | CN211184419U | 公开(公告)日: | 2020-08-04 |
发明(设计)人: | 满文斌;杨量 | 申请(专利权)人: | 深圳市钮为通信技术有限公司 |
主分类号: | H05K1/11 | 分类号: | H05K1/11 |
代理公司: | 北京众达德权知识产权代理有限公司 11570 | 代理人: | 刘杰 |
地址: | 518000 广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低成本 防连锡 pcb | ||
本实用新型涉及一种低成本防连锡PCB板,所述PCB板上设置有至少一排或至少一列用于插接元器件PIN脚的焊孔和设置于焊孔周围的焊盘,所述焊盘为异型结构,且相邻的两个所述焊盘的方向均不相同。本实用新型避免了在过波峰焊炉时会因相邻的焊盘过近产生连锡的现象,并且无论从哪个方向过炉,元器件PIN脚之间连锡的概率都可以大大降低。
技术领域
本实用新型涉及USB物料封装技术领域,特别涉及一种基于简易封装工艺的低成本防连锡PCB板。
背景技术
波峰焊连锡影响因素有:助焊剂流量/比重/松香含量还有它的活性及耐温度、预热温度、过输速度、导轨角度、焊接时间、两波之间温差、两波之间的距离、波形、波峰流速、两波的高低、波峰不平、过炉方向、焊盘设计过大、焊盘设计过近、没有托锡点、锡的铜含量、PCB质量、PCB受潮、环境因素和锡炉温度等等。
目前市面的简易封装工艺的USB物料,简易封装的物料设计简洁且节省PCB空间,但是普遍存在PIN脚之间连锡的情况,同一块PCB上有多个USB不在同一条直线上的时候,只有一个方向连锡概率低,其它方向大概率连锡。
实用新型内容
基于此,有必要提供一种低成本防连锡PCB板,以解决上述现在技术技术中的连锡问题。
为实现上述发明目的,本实用新型采用以下技术方案。
本实用新型提供一种低成本防连锡PCB板,所述PCB板上设置有至少一排或至少一列用于插接元器件PIN脚的焊孔和设置于焊孔周围的焊盘,所述焊盘为异型结构,且相邻的两个所述焊盘的方向均不相同。
优选地,所述焊盘呈长圆形状,且所述焊盘在长度方向上的一端靠近所述焊孔,另一端远离所述焊孔。
优选地,同一排或同一列的焊盘中,除第一个和最后一个焊盘外,其余焊盘中的每相邻的两个焊盘相互平行,且方向相反。
优选地,所述第一个焊盘向远离第二个焊盘的方向延伸;所述最后一个焊盘向远离倒数第二个焊盘的方向延伸。
优选地,除第一个和最后一个焊盘外,其余焊盘中的每相邻的两个焊盘相互平行,且均垂直于同一排或同一列的焊孔所在直线。
优选地,所述第一个和最后一个焊盘均平行于同一排或同一列的焊孔所在直线,且方向相反。
优选地,所述PCB上位于各焊盘之间的空白区域涂覆有用于托锡的白油层。
优选地,所述元器件为USB接口。
优选地,所述元器件PIN的脚依次按VCC、GND、DP和DM的顺序排列。
本实用新型将焊盘制作为异型结构,并使相邻的两个所述焊盘的方向均不相同,从而避免了在过波峰焊炉时会因相邻的焊盘过近产生连锡的现象,并且无论从哪个方向过炉,元器件PIN脚之间连锡的概率都可以大大降低。由于本实用新型采用的方案既未增加助焊剂含量,也没有加高炉温,因此,具有成本低、可靠性高和易于实现等优点。
附图说明
图1为现有的简易封装工艺中采用的PCB板的结构示意图;
图2为本实施例中低成本防连锡PCB板的结构示意图。
本实用新型目的的实现及其功能、原理将在具体实施方式中结合附图作进一步阐述。
具体实施方式
下面结合附图及具体实施例做进一步说明。
目前常用的简易封装工艺中采用的PCB板的结构如图1所示,在PCB板100上设置有至少一排或至少一列用于插接元器件PIN脚的焊孔1和设置于焊孔1周围的焊盘2,该焊盘2基本上为与焊孔1为呈同心的圆环形状。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市钮为通信技术有限公司,未经深圳市钮为通信技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201922142142.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种便于移动的变压器油辅助加热装置机柜
- 下一篇:一种带过滤装置的电磁作动器