[实用新型]半导体器件

说明书

本申请公开了一种半导体器件。该半导体器件包括：半导体衬底，包括多个半导体鳍片；多个栅叠层，多个栅叠层与多个半导体鳍片相交，分别包括栅极导体和栅极介质；栅极侧墙，位于多个栅叠层的栅极导体的相对侧面上；源/漏区，位于多个半导体鳍片中并且与多个栅叠层相邻；以及隔离结构，沿第一方向断开个至少一个半导体鳍片，以及沿第二方向断开多个相邻栅极导体，其中，隔离结构包括在多个相邻栅极导体中形成的第一开口，以及在至少一个半导体鳍片中形成的第二开口，第二开口位于第一开口下方。该半导体器件经由多个相邻栅极导体中的开口断开半导体鳍片形成隔离结构，可以提高半导体器件的集成度和器件性能。

技术领域

本实用新型属于半导体器件领域，更具体地涉及半导体器件。

背景技术

随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为了抑制短沟道效应，提出了在SOI晶片或块状半导体衬底上形成的FinFET。 FinFET包括在半导体材料的鳍片(Fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的至少两个侧面包围沟道区 (即双栅结构或三栅结构)，从而在沟道各侧上形成反型层。由于整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。

高度集成的电路芯片例如包括多个逻辑单元区，每个逻辑单元区包括多个FinFET。例如，在半导体衬底上形成按行排列的多个鳍片，以及形成按列排列的多个栅极导体，多个栅极导体与多个鳍片交叉且由栅极介质隔开，从而形成与多个栅极导体的数量相对应的多个FinFET。单个 FinFET的栅极导体例如控制与之交叉的多个鳍片(即，多个沟道)。采用浅沟槽隔离(STI)实现单元区隔离、晶体管间隔离和晶体管内隔离。单元区隔离例如用于将多个逻辑单元区彼此隔开。晶体管间隔离例如用于将逻辑单元区内的多个FinFET彼此隔开。晶体管内隔离例如用于控制单个FinFET的沟道数量。由于浅沟槽隔离一般主要由氧化硅组成，它的导热性能比硅，硅锗都要差，不利于给半导体器件散热。然而，在高度集成的电路芯片中，浅沟槽隔离占用大量的有源区面积，并且引入不必要的应力导致FinFET的电学性能和热学性能变差。

期待进一步半导体器件芯片的隔离结构以提高集成度和提升器件性能。

实用新型内容

本实用新型的目的是提供一种经由多个相邻栅极导体中的开口断开半导体鳍片形成隔离结构以提高半导体器件的集成度和器件性能。

根据本实用新型的一方面，提供一种半导体器件，包括：半导体衬底，包括多个半导体鳍片，所述多个半导体鳍片沿第一方向延伸；多个栅叠层，所述多个栅叠层与所述多个半导体鳍片相交，分别包括栅极导体和栅极介质，所述栅极介质位于所述栅极导体和相对应的半导体鳍片之间，所述多个栅叠层的栅极导体沿第二方向延伸；栅极侧墙，位于所述多个栅叠层的栅极导体的相对侧面上；源/漏区，位于所述多个半导体鳍片中并且与所述多个栅叠层相邻；以及隔离结构，沿所述第一方向断开个至少一个半导体鳍片，以及沿所述第二方向断开多个相邻栅极导体，其中，所述隔离结构包括在所述多个相邻栅极导体中形成的第一开口，以及在所述至少一个半导体鳍片中形成的第二开口，所述第二开口位于所述第一开口下方。

优选地，所述第一方向为所述多个半导体鳍片的长度方向，所述第二方向为所述多个栅叠层的栅极导体的长度方向。

优选地，所述半导体器件包括多个逻辑单元区，所述第一开口在相邻的逻辑单元区之间延伸，使得位于所述第一开口下方的第二开口将相邻的逻辑单元区之间的半导体鳍片断开，从而沿所述第一方向提供单元区隔离。

优选地，所述第一开口横跨所述至少一个半导体鳍片，使得位于所述第一开口下方的第二开口将共用所述至少一个半导体鳍片的不同晶体管彼此隔开，从而沿所述第一方向提供晶体管间隔离。

优选地，所述第一开口横跨所述至少一个半导体鳍片，使得位于所述第一开口下方的第二开口将晶体管中并联的多个半导体鳍片中的一部分半导体鳍片断开，以控制沟道数量，从而提供晶体管内隔离。