[实用新型]一种超低功率半导体功率器件

说明书

本实用新型提出一种超低功率半导体功率器件，其在半导体基板的N‑型外延层上表面开有三个沟槽，第一沟槽的下半内壁覆盖场氧化层，场氧化层内淀积导电多晶硅，第一沟槽的上半内壁及其外围覆盖栅极氧化层，栅极氧化层内淀积栅氧多晶硅，第二、第三沟槽内壁及其外围覆盖场氧化层，场氧化层内淀积导电多晶硅，导电多晶硅上方均覆盖栅极氧化层，第一沟槽外围的氧化层上方覆盖源极金属至第一源极孔内，第一沟槽上方的氧化层上方覆盖栅极金属至栅极孔内，第二沟槽上方覆盖源极金属至第二源极孔内，N+型衬底下表面设有背面电极。本实用新型采用4层光罩层数，相比现有的6‑7层的光罩技术，减少了光罩层数，在保证性能的前提下，有效降低了制造成本。

技术领域

本实用新型属于半导体技术领域，尤其是一种超低功率半导体功率器件。

背景技术

沟槽功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用与各类电源管理及开关转换。随着国家对节能减排越来越重视，对功率器件的损耗及转换效率要求越来越高，导通损耗主要受导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小；开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，从而能更高效地使用能源，减少更多被消耗的电能。

降低特征导通电阻通常有两种方法：

方法一，是通过提高单胞密度，增加单胞的总有效宽度，从而达到降低特征导通电阻的目的。但单胞密度提高后，相应的栅电荷也会增加，不能既降低导通电阻又同时降低栅电荷；

方法二，是通过提高外延片掺杂浓度、减小外延层厚度来实现，但该方法会降低源漏击穿电压，因此单纯依靠降低掺杂浓度/减小外延层厚度，受击穿电压限制。

市面上现有的一种既能降低导通电阻又能减少栅极电荷的功率器件——沟槽型双层栅功率场效应管(Split Gate MOSFET)，现有专利ZL 201110241526.5中公开了一种新型沟槽结构的功率MOSFET器件及其制造方法，其元件区的元胞采用沟槽结构，元胞沟槽内设有绝缘氧化层，元胞沟槽内的第二绝缘栅极氧化层的厚度大于第一绝缘栅极氧化层的厚度；元胞沟槽内淀积有导电多晶硅，第一导电多晶硅在元胞沟槽内延伸的距离大于第二导电多晶硅延伸的距离；元胞沟槽的槽口由绝缘介质层覆盖，源极接触孔内填充有第二接触孔填充金属，第二接触孔填充金属与第一导电类型注入区及第二导电类型层欧姆接触；元胞沟槽上方设有源极金属，源极金属与第二接触孔填充金属电性连接；第一导电多晶硅与源极金属等电位连接，实现导通电阻低,栅漏电荷Qgd小，开关速度快、开关损耗低，工艺简单及成本低廉。

实用新型内容

本实用新型所解决的技术问题是：提供一种超低功率半导体功率器件，采用4层光罩层数，相比现有的6-7层的光罩技术，减少了光罩层数，在保证性能的前提下，有效降低了制造成本。

实现本实用新型目的的技术解决方案为：