[实用新型]交流伺服驱动器以及交流伺服驱动系统

说明书

本申请公开了一种交流伺服驱动器以及交流伺服驱动系统，该交流伺服驱动器包括集成在专用集成芯片中的电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块；电流信号处理单元输出输出调理运算后的电流信号；编码器信号处理单元输出计算后的旋转位置信号及旋转速度信号；控制单元得到PWM控制信号；PWM信号生成模块生成用于驱动交流伺服电机的PWM信号。本申请通过将电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块集成在专用集成芯片中，实现交流伺服电机的位置、速度和电流闭环控制，去除了现有的DSP+FPGA控制方案的通信性能瓶颈，降低交流伺服驱动器成本，提升系统性能。

技术领域

本申请涉及控制技术领域，尤其涉及一种交流伺服驱动器以及交流伺服驱动系统。

背景技术

交流伺服驱动器具有高性能的特点，是运动控制系统的核心，在工业控制中广泛应用。交流伺服驱动器的性能指标主要包括调速范围、定位精度、稳速精度和频率响应等。交流伺服驱动器主要分为控制部分和功率部分，前者完成运算、控制等弱电信号的处理，后者把弱电信号转换为强电信号以便驱动伺服电机。

交流伺服驱动器的控制部分包括软件功能单元和逻辑功能单元，前者一般用DSP(Digital Signal Processor，数字信号处理器)或者MCU(Microcontroller Unit，微控制单元)实现，完成位置环、速度环、通信、键盘检测、显示等对处理速度要求较低的功能；后者一般用FPGA(Field Programmable Gate Array，现场可编程门阵列)实现，主要完成电流环、PWM(Pulse width modulation，脉冲宽度调制)信号生成、编码器信号处理等运算量大、实时性要求高的任务。

由于交流伺服驱动器的控制需要进行大量复杂的运算，不同功能模块之间也需要频繁的大量数据的交互，因此DSP+FPGA的双芯片方案在两个芯片互联的地方将成为交流伺服驱动器设计的瓶颈。具体地，DSP内部总线一般是32位的，频率可以超过500MHz；FPGA内部也可以轻松实现32位总线，频率可以达到400MHz或者更高；但是当两个芯片互联时，由于DSP的管脚数有限，常见情况下互联总线只能使用16位，频率也很难超过200MHz。因而成为交流伺服驱动器系统的瓶颈，阻碍系统性能的提升。

实用新型内容

本申请的主要目的在于提出一种交流伺服驱动器以及交流伺服驱动系统，旨在解决现有交流伺服驱动器存在的性能提升问题。

为实现上述目的，本申请实施例第一方面提供一种交流伺服驱动器，所述交流伺服驱动控制器包括集成在专用集成芯片中的电流信号处理单元、编码器信号处理单元、控制单元以及PWM信号生成模块；

所述电流信号处理单元，用于获取交流伺服电机的电流信号，并输出调理运算后的电流信号；

所述编码器信号处理单元，用于获取所述交流伺服电机的旋转位置及旋转速度，输出计算后的旋转位置信号及旋转速度信号；

所述控制单元，用于根据调理运算后的的电流数字信号、计算后的旋转位置数字信号和旋转速度数字信号，得到PWM控制信号；

所述PWM信号生成模块，用于根据所述PWM控制信号生成PWM信号；所述PWM信号用于驱动所述交流伺服电机。

在一种实施方式中，所述交流伺服驱动控制器包括集成在专用集成芯片中的电流采样电路；

所述电流采样电路，用于采样所述交流伺服电机的电流模拟信号，并输出电流数字信号。

在一种实施方式中，所述交流伺服驱动控制器包括集成在专用集成芯片中的编码器接口电路；

所述编码器接口电路，用于接收外部编码器反馈的所述交流伺服电机的旋转位置及旋转速度。