[实用新型]一种在金属栅工艺中用于监测凹陷和侵蚀效应的测试结构及测试电路

说明书

本实用新型的目的在于提供一种在金属栅工艺中用于监测凹陷和侵蚀效应的测试结构及测试电路，用于监控CMP制程，可以更好的检测局部环境凹陷、侵蚀效应，同时该测试结构共用pad，大节省了芯片面积；所述测试结构包括至少两个密度不同的测试单元和焊盘，所述测试单元中间为待测图形，待测图形两边分别各放置至少一个环境图形；所述所有待测图形的一端共接到共享的焊盘，每个待测图形的另一端分别与各自的焊盘相连接。

技术领域

本实用新型属于半导体制造领域，涉及一种测试结构，特别是一种在金属栅工艺中用于监测凹陷和侵蚀效应的测试结构及测试电路。

背景技术

随着信息技术的发展，对半导体器件的运算速度以及集成度的要求逐步提高，半导体制造技术不断向着高集成度、高密度及高性能方向发展，这也意味着半导体器件特征尺寸不断缩小。目前超大规模集成电路的特征尺寸已经在向22nm以下进军，基本上还在遵循着摩尔定律。但在实际生产过程中，随着器件特征尺寸的缩小短沟道效应、多晶硅耗尽效应及传统栅介质的穿通效应都将降低器件性能，这也使得高k金属栅和FinFET等新型器件结构方案得到发展，其中金属栅可以消除多晶硅栅的耗尽效应，减小栅电阻，还能消除硼穿透，提高器件可靠性。

目前在金属栅的制造工艺中，对金属栅进行平坦化的工艺是化学机械抛光工艺（Chemical-Mechanical Polishing，简称CMP）。CMP在延续摩尔定律方面起着中心作用，CMP能实现采用HKMG的先进晶体管制造、FinFET、局部连接的先进触点、先进逻辑器件中的高迁移率沟道材料、先进DRAM中的BWL结构。在晶体管制造中，CMP现在必须满足厚度与均匀性要求，这些要求比以前加于这种应用的要求更加严格。栅极制造的过程中，在采用CMP除去金属层时，可能沿半导体晶片发生凹陷（dishing），而在采用回蚀刻时，可能腐蚀栅沟槽周围的绝缘材料，这导致非功能性的器件，降低产量。同时，CMP受到图形密度效应的影响，即在晶片上不同区域由于图形密度不同会造成抛光速率不同，导致图形密度较高的区域容易产生凹陷，从而导致金属栅的高度不一致，使器件的良率和一致性降低。因此，为了提高金属栅的制作工艺的稳定性和可靠性，需对金属栅的CMP工艺进行监控，使CMP研磨厚度具有一定的均匀性。

目前工艺中采用的测试结构比较简单，需要占用大量的焊盘个数单独对其进行测试，如图1所示。这种测试结构中的每个测试单元需连接一个两个焊盘，这种方式使其在测试的时候周围的测试环境对测试结果造成了一定的影响，也造成了芯片面积的浪费。如图2所示，为了测试结果的精确性，传统的结构还会采用四端法对其测试单元进行测试，这使得焊盘的数量成倍增加，大大浪费了芯片面积。

实用新型内容

鉴于现有监测金属栅工艺的缺点与不足，本实用新型的目的在于提供一种在金属栅工艺中用于监测凹陷和侵蚀效应的测试结构，用于监控CMP制程，可以更好的检测局部环境凹陷、侵蚀效应，同时该测试结构共用pad，大节省了芯片面积。

本实用新型提供一种在金属栅工艺中用于监测凹陷和侵蚀效应的测试结构，所述测试结构包括至少两个密度不同的测试单元和焊盘，所述测试单元中间为待测图形，待测图形两边分别各放置至少一个环境图形；所述所有待测图形的一端共接到共享的焊盘，每个待测图形的另一端分别与各自的焊盘相连接。

作为进一步的改进，所述测试结构中所有测试单元的待测图形相同。

作为进一步的改进，所述同一测试单元的测试结构两边相互对称。

作为进一步的改进，所述所有测试单元的待测图形的一端共同与两个焊盘相连接，待测图形的另一端分别与两个不同的焊盘相连接，可用四端法进行测试。

作为进一步的改进，所述测试单元的待测图形宽度为：0.01-0.2um。

作为进一步的改进，所述测试单元的测试环境中环境图形的宽度为：0.01-0.5um。

作为进一步的改进，所述测试单元之间的间隔为：0.02-0.5um。