[实用新型]半导体器件及其结边缘区

权利要求书

1.一种半导体器件的结边缘区，其特征在于，所述结边缘区包括一个以上的环单元，所述环单元包括：

第一导电类型的半导体衬底；

第一导电类型的外延层，邻接设置在所述半导体衬底的上方；

多数个槽，设置于所述外延层的一侧，每一个槽的内部由下至上分别的设置屏蔽多晶硅与栅极多晶硅，所述屏蔽多晶硅与所述栅极多晶硅通过第一绝缘介质相互隔离，并与所述外延层相隔离；

第二导电类型的多数个第一浮空区与多数个第二浮空区，所述多数个第一浮空区邻接所述第一绝缘介质而对应设置于所述多数个槽的底部，所述多数个第二浮空区分隔设置于所述半导体衬底与所述外延层之间，所述第二导电类型相异于所述第一导电类型；

第二绝缘介质，设置于所述外延层的表面，以覆盖、邻接或邻近所述第一绝缘介质；

第一金属层，设置于所述第二绝缘介质上，所述第二绝缘介质在所述多数个槽的槽口处设置有开口，所述第一金属层通过所述开口与所述栅极多晶硅相接触，并通过所述第二绝缘介质而与所述外延层相隔离；

第二金属层，设置于所述半导体衬底的底部；以及

半导体区，设置于所述半导体衬底与所述第二金属层之间。

2.如权利要求1所述半导体器件的结边缘区，其特征在于，还包括第二导电类型的至少一上部区，所述至少一上部区设置于所述多数个槽的部分或全部的槽间隔中。

3.如权利要求2所述半导体器件的结边缘区，其特征在于，所述至少一上部区通过所述第一绝缘介质而与所述栅极多晶硅相隔离。

4.如权利要求2所述半导体器件的结边缘区，其特征在于，所述至少一上部区设置位置邻近或邻接所述多数个槽的槽口。

5.如权利要求2所述半导体器件的结边缘区，其特征在于，所述第一金属层通过所述开口而与部分或全部的所述至少一上部区相接触。

6.如权利要求1所述半导体器件的结边缘区，其特征在于，所述多数个第二浮空区配置于所述多数个第一浮空区两侧下方。

7.如权利要求1所述半导体器件的结边缘区，其特征在于，所述外延层为多层外延层，部分或全部层级皆设置有所述多数个第二浮空区。

8.如权利要求7所述半导体器件的结边缘区，其特征在于，全部层级的所述多数个第二浮空区以位置相对方式相互连接，或是部分层级的所述多数个第二浮空区以位置相对方式相互连接。

9.如权利要求1所述半导体器件的结边缘区，其特征在于，还包括第二导电类型的多数个第三浮空区，所述多数个第三浮空区以不与所述多数个槽相邻接的方式而设置于所述多数个槽的两侧。

10.一种半导体器件，包括有源区与结边缘区，其特征在于，所述结边缘区包括一个以上的环单元，所述环单元包括：

N型半导体衬底；

N型外延层，邻接设置在所述N型半导体衬底的上方；

多数个槽，设置于所述N型外延层的一侧，每一个槽的内部由下至上分别的设置屏蔽多晶硅与栅极多晶硅，所述屏蔽多晶硅与所述栅极多晶硅通过第一绝缘介质相互隔离，并与所述N型外延层相隔离；

第二导电类型的多数个第一P型浮空区与多数个第二P型浮空区，所述多数个第一P型浮空区邻接所述第一绝缘介质而对应设置于所述多数个槽的底部，所述多数个第二P型浮空区分隔设置于所述N型半导体衬底与所述N型外延层之间；

第二绝缘介质，设置于所述N型外延层的表面，以覆盖、邻接或邻近所述第一绝缘介质；

第一金属层，设置于所述第二绝缘介质上，所述第二绝缘介质在所述多数个槽的槽口处设置有开口，所述第一金属层通过所述开口与所述栅极多晶硅相接触，并通过所述第二绝缘介质而与所述外延层相隔离；

第二金属层，设置于所述半导体衬底的底部；以及

半导体区，设置于所述半导体衬底与所述第二金属层之间。