[发明专利]三维存储器件中的阶梯形成

权利要求书

1.一种用于形成3D存储器件的方法，包括：

形成交替层堆叠体，所述交替层堆叠体包括设置在衬底上方的多个电介质层对；

在所述交替层堆叠体上方形成第一掩模堆叠体；

图案化所述第一掩模堆叠体以限定阶梯区域，所述阶梯区域包括在所述交替层堆叠体上方的N个子阶梯区域，其中N大于1；

在所述阶梯区域上方形成第一阶梯结构，所述第一阶梯结构在每个所述子阶梯区域处具有M个台阶，其中M大于1；以及

在所述第一阶梯结构上形成第二阶梯结构，其中所述第二阶梯结构在所述阶梯区域处具有2*N*M个台阶。

2.根据权利要求1所述的方法，其中形成所述第一阶梯结构包括：

使用所述第一掩模堆叠体去除最顶部电介质层对的一部分；

修整所述第一掩模堆叠体；以及

通过依次重复所述去除和所述修整直到形成所述M个台阶，来形成所述第一阶梯结构。

3.根据权利要求1所述的方法，其中形成所述第二阶梯结构包括：

使用第二掩模堆叠体去除电介质层对中的M个层的一部分；

修整所述第二掩模堆叠体；并且

通过依次重复所述去除和所述修整直到形成2*N*M个台阶，来形成所述第二阶梯结构。

4.根据权利要求1所述的方法，其中形成所述交替层堆叠体包括使用化学气相沉积、物理气相沉积、等离子体增强CVD、溅射、金属有机化学气相沉积、原子层沉积或其组合来沉积层。

5.根据权利要求4所述的方法，其中在所述衬底上形成所述交替层堆叠体包括在所述衬底上设置多个电介质层对。

6.根据权利要求4所述的方法，其中形成所述交替层堆叠体包括在基本垂直于所述衬底的主表面的方向上设置交替的导体/电介质层对。

7.根据权利要求2所述的方法，其中在从所述第一掩模堆叠体的横向边缘边界朝着所述第一掩模堆叠体的中心的方向上向内执行所述去除和修整。

8.根据权利要求2所述的方法，其中在从所述第一掩模堆叠体的中心向所述第一掩模堆叠体的横向边缘边界的方向上向外执行所述去除和所述修整。

9.根据权利要求2所述的方法，其中使用所述第一掩模堆叠体去除最顶部电介质层对的所述一部分包括干法蚀刻、湿法蚀刻或其组合。

10.根据权利要求3所述的方法，其中使用所述第二掩模堆叠体去除电介质层对中的M个层的所述一部分包括干法蚀刻、湿法蚀刻或其组合。

11.根据权利要求2或3所述的方法，其中修整所述第一掩模堆叠体或所述第二掩模堆叠体包括使用各向同性干法蚀刻、湿法蚀刻或其组合逐渐蚀刻所述第一掩模堆叠体或所述第二掩模堆叠体。

12.根据权利要求1所述的方法，还包括在所述衬底上的堆叠存储区域中形成多个垂直半导体沟道，其中每个所述阶梯区域与所述堆叠存储区域相邻。

13.根据权利要求12所述的方法，还包括执行光刻工艺以限定第一多个阶梯区域和第二多个阶梯区域，其中所述第一多个阶梯区域和所述第二多个阶梯区域由所述堆叠存储区域分隔开。

14.一种3D存储器件，包括：

设置于衬底上方的交替层堆叠体；

包括多个垂直半导体沟道的存储结构；

与所述存储结构相邻的多个阶梯区域；以及

阶梯结构，所述阶梯结构设置于每个所述阶梯区域处，以暴露所述交替层堆叠体中的多个层堆叠体的一部分，其中所述阶梯结构包括N个子阶梯区域，N大于1，并且所述N子阶梯区域中的每一个包括2*M个台阶，M大于1。