[发明专利]电容器结构及其形成方法

说明书

提供了一种电容器。所述电容器包括具有相对的第一主表面和第二主表面的衬底。所述电容器还包括形成于所述衬底中并且从所述衬底的所述第一主表面延伸至所述第二主表面的至少两个导电板。所述电容器还包括形成于所述至少两个导电板中的两个相邻导电板之间并且从所述第一主表面延伸至所述第二主表面的至少一个绝缘结构。

背景技术

电容器被广泛用于集成电路。电容器能够存储和释放电能，并且在集成电路中用作升压器和功率稳定器。在当前的三维(3D)-NAND技术中，能够应用多个电容器来充当升压器，从而在3D-NAND存储单元的操作期间提供高电压。

深亚微米CMOS的电容器结构可以由通过薄电介质层隔开的两个平的平行板构成。所述板由诸如金属或多晶硅的导电材料构成的层形成。所述电容器结构通常通过下层电介质层与衬底隔离。为了在这些结构当中实现高电容密度，需要额外的芯片面积引入额外的板。集成电路中的3D-NAND器件的临界尺寸缩小，以实现更高的存储容量，而电容器结构不能满足要求更小的尺寸和更高的电容密度的缩放要求。

发明内容

本发明的原理涉及一种新颖的电容器结构，更具体而言，涉及一种竖直类型的电容器结构，在所述结构中，板从衬底的顶表面延伸至所述衬底的相对底表面。此外。所述板同心设置在所述衬底中，从而以降低的芯片面积实现高电容密度，从而满足缩放要求。

由于3D NAND技术向高密度和高容量迁移，尤其是从64L架构向128L架构迁移，因而器件的数量，金属线的数量显著提高，而芯片面积则基本保持不变。因而用于引入其他电子部件(例如，电容器和键合焊盘)的空间变得越来越小。金属-氧化物-硅(MOS)/金属-氧化物-金属(MOM)电容器通常需要大的硅面积。此外，大的MOS电容器面积将提高时间相关电介质击穿(TDDB)故障率。因此，需要新的电容器结构来满足电路要求(例如，高电容密度)，又不占用过多空间。

在本公开当中，介绍了一种新颖的电容器结构。根据本公开的一个方面，提供了一种集成电路(IC)芯片。所述IC芯片包括具有相对的第一主表面和第二主表面的衬底。多个晶体管形成在所述衬底的第一主表面中的第一位置处，电容器形成在所述衬底的第二位置处。所述电容器进一步包括形成于所述衬底中并且从所述衬底的第一主表面延伸至第二主表面的第一导电板、形成于所述衬底中并且从第一主表面延伸至第二主表面的第二导电板、以及形成于所述第一导电板和所述第二导电板之间并且从第一主表面延伸至第二主表面的绝缘结构。

在一些实施例中，第一导电板、第二导电板和绝缘结构具有闭合形状(例如，环形)，并且同心布置在所述衬底中，使得所述绝缘结构设置在所述第一板和所述第二板之间。例如，第一导电板、第二导电板和绝缘结构可以同心布置在衬底中，并且可以具有方形轮廓、圆形轮廓、三角形轮廓、矩形轮廓、椭圆形轮廓、菱形轮廓、梯形轮廓、五边形轮廓、六边形轮廓、平行四边形轮廓或星形轮廓。

在实施例中，第一导电板和第二导电板由掺杂硅或金属制成。第一导电板可以与第一极性电耦合，第二导电板可以与第二极性电耦合。

本公开的电容器结构可以进一步包括形成于所述衬底的第一主表面之上的电介质层以及形成于所述绝缘层中的多个接触部。所述多个接触部可以延伸到所述第一导电板和第二导电板中，并且与所述第一导电板和第二导电板电耦合。

根据本公开的另一方面，提供了一种用于制造电容器结构的方法。在所公开的方法中，从第一主表面在所述衬底中形成掺杂区。在所述衬底的所述掺杂区之上形成绝缘层。多个接触部形成于所述绝缘层中。所述多个接触部进一步延伸到所述掺杂区中。接下来，从所述衬底的第二主表面去除所述衬底的一部分。通过从上面形成了图案化掩模的第二主表面对所述衬底进行蚀刻而在所述衬底的掺杂区中建立多个沟槽和多条导线。所述沟槽穿过所述衬底，从而露出所述绝缘层，所述导线通过所述沟槽相互隔开，并且所述接触部与所述导线直接接触。接下来，利用电介质材料填充所述多个沟槽。