[发明专利]用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法

说明书

在非易失性存储器器件中编程，包括：在第一编程循环期间向非易失性存储器单元施加至少一个编程脉冲；在所述第一编程循后的第二编程循环期间向所述非易失性存储器单元施加至少一个编程脉冲；以及根据将所述第一编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的目标数据状态的低验证电平和/或高验证电平进行比较的结果，以及将所述第二编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的结果，提供所述非易失性存储器单元的位线偏置电压。

技术领域

本发明涉及一种用于在非易失性存储器器件中编程的方法，并且更具体地说，涉及一种用于通过施加多个位线偏置电压来在非易失性存储器器件中编程的方法，以减小瞬时阈值电压偏移的影响以及由于读取噪声或随机电报噪声(RTN)导致的分布较低尾部。

背景技术

诸如闪存的非易失性存储器器件已成为各种移动设备中的选择的储存器。与随机存取存储器不同，闪存是非易失性的，即使在电源关闭后也能保留其存储的数据。

增量步进脉冲编程(ISPP)是用于实现用于多级单元闪存的紧密阈值电压分布的关键使能者(enabler)。该方法的特征在于通过按步长逐渐增大编程电压，以便能够对容易和困难的单元均进行快速编程。然而，该编程方法的可靠性可能受到瞬时阈值电压偏移的危害。其是编程后的阈值电压在编程后的毫秒内向下移位的现象。当前的编程方法无法处理此问题，并且可能会将大量单元留在目标验证电平之下。读取噪声或随机电报噪声(RTN)是Vt低于目标验证电平的单元的另一个源，因为它们的Vt由于噪声而可以被读取为高于目标验证电平。

提出了一种在编程脉冲之后进行多个验证操作的方法，以减少这种与噪声相关的问题，但由于增加了验证步骤，程序速度会受到危害。

发明内容

实施例提供了用于在非易失性存储器器件中编程的方法。所述方法包括：在第一编程循环期间向非易失性存储器单元施加至少一个编程脉冲；在所述第一编程循后的第二编程循环期间向所述非易失性存储器单元施加至少一个编程脉冲；以及根据将所述第一编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的目标数据状态的低验证电平和/或高验证电平进行比较的结果，以及将所述第二编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的结果，提供所述非易失性存储器单元的位线偏置电压。

对本领域普通技术人员来说，在阅读了在各个图和图样中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将变得显而易见。

附图说明

图1示出了根据实施例的非易失性存储器器件100。

图2是示出瞬时阈值电压偏移对阈值电压分布的影响的图。

图3A和3B示出了用于对非易失性存储器器件进行编程的编程操作方法的流程图。

图4示出了目标状态的阈值电压分布。

具体实施方式

图1示出了本发明的实施例的非易失性存储器器件100。非易失性存储器器件100包括多个存储器单元C(1,1)至C(M,N)，其中M和N是正整数。在本发明的一些实施例中，非易失性存储器器件100可以是NAND型闪存。N个存储器单元可以耦合到相同的对应字线，并且M个存储器单元可以耦合到相同的对应位线。例如，存储器单元C(1,1)至C(1,N)可以耦合到字线WL1，并且存储器单元C(M,1)至C(M,N)可以耦合到字线WLM。存储器单元C(1,1)到C(M,1)可以耦合到位线BL1，并且存储器单元C(M,1)到C(M,N)可以耦合到位线BLN。存储器列的一个端子经由位线晶体管Tb耦合到位线，而另一个端子经由源极晶体管Ts耦合到源极线。